FRP16 　ポスター④　 9月1日 14号館1431教室 10:10-12:10

LTD用低ジッタートリガパルス発生器の開発

Development low jitter delay trigger pulse generator for LTD

○隅田 博之，徳地 明（PPJ），小田 航大（KEK），小野 礼人，高柳 智弘（J-PARC/JAEA）

○Hiroyuki Sumida, Akira Tokuchi (PPJ), Kodai Oda (KEK), Ayato Ono, Tomohiro Takayanagi (J-PARC/JAEA)

我々はJ-PARCのRCSキッカーマグネット用にSiC-MOSFET駆動のLinear Transformer Driver(LTD)回路を使用した40kV,2kAの高電圧パルス電源を開発している。LTDは各パルス発生基板（LTD基板）のトリガタイミングを変えることにより、自在に出力電圧波形を調整できるという優れた特徴を有している。ここで、再現性良く安定に電圧波形を出力するには、各LTD基板へのトリガタイミングの遅れ時間のジッターを極力小さくすることが重要である。我々はFPGAのクロック周波数を1GHz以上に上げて、1ns以下のジッター時間を実現するトリガパルス発生器の開発を進めてきた。この開発の進捗状況について報告する。