PASJ2022 WEP036

# 次世代パワー半導体を用いた新キッカー電源用の低ジッタ回路の構築 CONSTRUCTION OF LOW-JITTER CIRCUIT FOR NEW KICKER POWER SUPPLY USING NEXT-GENERATION POWER SEMICONDUCTOR

小田航大 \*,A), 高柳智弘 <sup>B)</sup>, 小野礼人 <sup>B)</sup>, 堀野光喜 <sup>C)</sup>, 植野智晶 <sup>C)</sup>, 杉田萌 <sup>B)</sup>, 森下卓俊 <sup>B)</sup>, 飯沼裕美 <sup>A)</sup>, 徳地明 <sup>D)</sup>, 亀崎広明 <sup>D)</sup>, 生駒直弥 <sup>D)</sup>, 中田恭輔 <sup>D)</sup>

Kodai Oda \*, <sup>A)</sup>, Tomohiro Takayanagi <sup>B)</sup>, Ayato Ono <sup>B)</sup>, Koki Horino <sup>C)</sup>, Tomoaki Ueno <sup>C)</sup>, Moe Sugita <sup>B)</sup>,

Takatoshi Morishita<sup>B)</sup>, Hiromi Iinuma<sup>A)</sup>, Akira Tokuchi<sup>D)</sup>, Hiroaki Kamezaki<sup>D)</sup>, Naoya Ikoma<sup>D)</sup>, Kyosuke Nakata<sup>D)</sup>

<sup>A)</sup> Ibaraki University

<sup>B)</sup> Japan Proton Accelerator Research Complex (J-PARC) / Japan Atomic Energy Agency (JAEA)

<sup>C)</sup> NAT Corporation

<sup>D)</sup> Pulsed Power Japan laboratory (PPJ)

### Abstract

Kicker system is being used to kick the accelerated 3 GeV beam into the transport lines in 3-GeV Rapid Cycling Synchrotron (RCS) of Japan Proton Accelerator Research Complex (J-PARC). The current kicker power supply applies thyratrons to discharge switches. We are developing a new kicker power supply using next-generation power semiconductors. The timing of the semiconductor switch operation is determined by the input of an external trigger signal. Large timing jitter causes unstable output pulses and beam loss due to beam orbit deviate from reference orbit. Therefore, a low jitter circuit that achieves high repeatability of 2 ns or less will be developed for the new kicker power supply. A prototype trigger generator has been fabricated, and jitter has been removed. In addition, the FPGA clock processing that generates timing pulse signals is modified to reduce jitter by half. The results of the evaluation test and the circuit configuration plan for reducing jitter will be reported.

# 1. はじめに

キッカーシステム [1] は、大強度陽子加速器施設 (J-PARC) [2] の 3 GeV シンクロトロン (RCS) において、 3 GeV に加速された大強度ビームを取り出し、物質・生 命科学実験施設 (MLF) やメインリングシンクロトロン (MR) に向かうビームラインの軌道へ導くために使用さ れている。現キッカーシステムでは、大電力パルス出力 のスイッチング機器に放電管のサイラトロンを使用して いる。キッカー用運転トリガのタイミングに対し、サイ ラトロンの動作タイミングに指定時間からのズレ (ジッ タ)が生じると、取り出したビームの軌道が変動し、ビー ムロスを引き起こす。そのため、パルス出力のタイミン グのジッタを常時監視し、5 ns のジッタが生じると自 動で補正するシステムを運用して、ロスを抑制してい る [3]。現在の加速器運転において、補正対象としない 2nsのジッタで、ロスには影響しない範囲で出射ビーム 軌道に有意なビーム変位が観測されている。そのため、 RCS の更なる大強度化の実現には、ビームロスを抑え、 安定した取り出しを可能とする 2 ns 以下のジッタ対策が 必要となる。

現在、放電管のサイラトロンを代替する次世代パワー 半導体を用いた新キッカー電源の開発を進めている [4-8]。本研究は、その新キッカー電源用として、ジッタが 2 ns 以下のパルス出力を実現する低ジッタ回路の構築を 目的とする。制御回路に FPGA を用いたトリガ発生器を 試作し、筐体のノイズ対策、制御回路の構成素子の見直 しとクロックの改良により、9 ns のジッタを 3 ns まで低 減することを確認した。改良内容と改良前後のジッタ評 価試験の結果、そして、更なる低ジッタ化へ向けた回路 の設計方針について報告する。

# 2. RCS キッカーシステム

RCS では、加速された大強度ビームの取り出しに、 8 台のキッカーシステムを使用している。現キッカーシ ステムの電源は、大電力切り替え装置のサイラトロンと パルス成形回路の Pulse Forming Network (PFN)を用い て、立ち上がり時間 60 ns、フラットトップ幅 950 ns の矩 形波を出力する。しかし、安定したビームの取り出しに 必要なフラットトップ平坦度の要求仕様 ±1 % 以下に対 し、波形に生じるリンギングにより、平坦度が ±3 % と 大きくなってしまう。そのため、8 台のキッカー電源の 出力タイミングを 50~200 ns の範囲で相互にずらす調 整を行い、リンギングの波の影響を相殺して要求仕様の フラットトップ平坦度 ±1 %、フラットトップ長 850 ns のキッカーシステムとして運転している。この調整によ り、2 バンチ運転で 1 MW の大強度ビームにおけるバン チ長の要求値 841 ns を満足する [3,9]。

RCS の現キッカー電源で使用している放電管のサイ ラトロンは、性能を保つために管理者が日々ガス圧を調 整する維持管理が欠かせない [10,11]。また、サイラトロ ンは、寿命で1年から2年で必ず交換するため、必要数 の予備を保有する費用の確保や、特注品による将来的な 製造中止のリスク対策などの課題を有している。そのた め、安定した動作と供給の信頼に優れたパワー半導体を 用いた新キッカー電源の開発を進めている。新キッカー

<sup>\* 21</sup>nm011t@vc.ibaraki.ac.jp

Proceedings of the 19th Annual Meeting of Particle Accelerator Society of Japan October 18 - 21, 2022, Online (Kyushu University)

#### PASJ2022 WEP036



Figure 1: Flow of the timing pulse signal and main internal configuration of the trigger generator in RCS kicker system.

電源を構成する半導体スイッチユニットは、矩形型の出 力波形を形成する主回路基板が 32 枚、フラット部の垂 れ下がり (Droop) を平坦化する補正回路基板が 20 枚の 計 52 枚を直列に接続した階層構造をしている。電源内 に設けたトリガ発生器で半導体スイッチ用の充放電タイ ミングパルス信号を生成し、各基板から出力されたパル ス波形はユニット内で重畳され、電源から矩形波として 出力される。この時、補正回路基板用のトリガタイミン グを任意に調整し、発生したリンギングと Droop を補正 することで、フラットトップ平坦度の ±0.2 % 以下を実 現する。

新キッカー電源は、取り出すビームのバンチ長に合わ せ、フラットトップ幅 1~1.2 μs の矩形パルスを出力す る。半導体スイッチの性能限界から、矩形パルスの立ち 上がり時間は 200 ns であり、サイラトロンの 60 ns より 遅くなる。3 GeV に加速されたビームは約 300 ns で周 回するため、立ち上がり時間が 200 ns の新キッカー電源 に対し、現キッカー電源で使用しているタイミング調整 法によるフラット部のリンギング相殺はできない。その ため、新キッカー電源では、パルス波形のフラットトッ プの Droop を平坦化する補正回路基板のタイミング調 整に、低ジッタ且つ高い再現性が要求される。さらに、 ビームロス低減のため、運転トリガのジッタで生じる ビーム軌道の変動抑制も必要である。以上のことから、 キッカー用運転トリガに対し、ジッタが小さく、半導体 スイッチ出力動作用タイミングパルスに高い再現性を実 現するトリガ発生回路が必要である。

### 3. トリガ発生器

RCS キッカーシステムにおけるタイミングパルス信 号の流れと、新キッカー電源のトリガ発生器の内部構成 を Fig. 1 に示す。J-PARC では、新キッカー電源の運転 タイミング用として 25 Hz の運転トリガを用意してい る。この運転トリガは、RCS 施設の制御盤から、キッ カー電源設置エリアの制御システムを経由して、電源内 に備えたトリガ発生器に入力される。運転トリガを受け たトリガ発生器は、各半導体スイッチ基板の出力動作用 タイミングパルス信号を生成し、半導体スイッチ基板へ 送る。そして、タイミングパルス信号が送られたタイミ ングで、半導体スイッチ基板が動作し、電磁石に励磁電 流を出力する。

新キッカー電源のトリガ発生器内部では、伝送された 25 Hz の運転トリガを 375 MHz クロックの FPGA が入 力フォトカプラ経由で受け取る。FPGA は、375 MHz を 基準に、半導体スイッチ基板の出力動作用タイミングパ ルス信号を任意に生成する。FPGAは、1枚当たり8ch のタイミングパルス信号を生成することができ、本シス テムでは、3枚のFPGAを使用する。主回路基板は、1枚 のFPGAの8chのうち4chのタイミングパルス信号を 使用する。光分配基板で1chのタイミングパルス信号を 8chに分配し、合計32枚分を生成する。補正回路基板 は、残りの4chと、2枚のFPGAの16chを使用し、全 20chの独立したタイミングパルス信号を生成して分配 する。FPGAからのタイミングパルス信号は、出力フォ トカプラを経由して各基板に伝送される。フォトカプラ は、電気信号を絶縁し、ノイズによる誤動作を防止する 役割を担っている。

### 4. トリガ発生器試作機のジッタ測定

トリガ発生器試作機のジッタ測定を行い、性能を評価 した。各素子およびトリガ発生器全体の入出力間におけ るジッタの測定結果を Table 1 に、その内、総ジッタ測 定時の波形を Fig. 2 に示す。

Measurement Section of Jitter	Measurements
Input Photocoupler	4.8 ns
FPGA	5.5 ns
Output Photocoupler	0.6 ns
Trigger Generator (Total Jitter)	9.0 ns

Table 1: Results of Jitter Measurement Before Improve-

ment of Trigger Generator



Figure 2: Result of total jitter measurement before improvement of trigger generator. (2 ns / 1 div)

# PASJ2022 WEP036

キッカー用運転トリガと半導体スイッチ動作用タイ ミングパルス信号の間に生じるジッタは 9.0 ns あるこ とを確認した。入出力部のフォトカプラには、合わせて 5.4 ns のジッタが発生している。また、FPGA のジッタ も 5.5 ns あることを確認した。

## 5. ジッタ低減に向けた改良

#### 5.1 改良方針

総ジッタを小さくする改良として、トリガ発生器の構成素子の削減と、使用素子のジッタの最小化を行う。試作機のジッタの測定結果より、今回の改良では、FPGA クロック出力処理の見直しと、フォトカプラを取り除く 処置を実施する。

#### 5.2 FPGA クロックの高速化

FPGA は、複数の半導体スイッチ基板に出力動作用タ イミングパルス信号を生成し分配する素子である。内部 クロックは 375 MHz で、1 クロックあたり 2.67 ns の処 理能力を持っている。新キッカー電源の設計当初は、最 長のパルス幅を  $1.5 \mu s$  としており、カウンターメモリの 制限から、初期設定では 2 クロック毎に出力処理を行っ ていた。そのため、2.67 ns × 2 クロック=5.34 ns のジッ タが生じる構成であり、測定結果の 5.5 ns と一致する。

そこで、パルス幅 1.2  $\mu$ s 以下と仕様変更することで、 カウンターメモリの余裕を確保した。これにより、FPGA の出力処理を 2 クロック毎から 1 クロック毎に変更し、 FPGA のジッタを 2.67 ns × 1 クロック = 2.67 ns 程度に 半減させる。

### 5.3 ノイズ対策によるフォトカプラの削除

入力フォトカプラのジッタは 4.8 ns で測定された総 ジッタの半分を占めている。また、出力フォトカプラの ジッタは 0.6 ns と他の素子と比べると小さいが、2 ns 以下の低ジッタ目標値に対しては大きい。よって更な るジッタ低減のために、フォトカプラを取り外す検討を 行った。

フォトカプラは、トリガ発生器に重畳する電気信号ノ イズによる誤動作を防止するために必要な素子であるた め、ノイズによる影響を確認する必要がある。トリガ発 生器試作機に対し、インパルスノイズ試験 (NoiseKen 製 インパルスノイズ試験器 INS-4020 を使用)を実施した。 ノイズ試験器以外のノイズ低減のため、信号線にはフェ ライトコアの取り付け、アルミホイルで包む等の対策を 施した上で試験を行った。トリガ発生器の一時側 AC ラ インに 11 ms 毎に 0.1 µs、+2 kV のノイズを印加した ところ、パルスの出力タイミングの遅延や、運転トリガ に関係無いタイミングでのパルス出力等、様々な誤動作 が発生した。このうち、パルス幅異常が発生した時の測 定結果を Fig. 3 に示す。正常時パルス幅 1.2 μs の矩形 波が、15 μs にまで広がってしまった。このようなパル スが出力されると、半導体スイッチのゲート異常を引き 起こし、パワー半導体が損傷してしまう。したがって、 フォトカプラを取り外すために、トリガ発生器本体の耐 ノイズ性を向上させた制御盤を製作することとした。

ノイズ対策実施前のトリガ発生器試作機の写真を Fig. 4 に示す。本設計では、制御盤内に定めた GND



Figure 3: An example of malfunction of the trigger generator when noise is applied. The yellow signal is the input and the green signal is the output of the trigger generator. The normal output pulse width is 1.2  $\mu$ s, but an abnormally long pulse width was observed due to noise application.



Figure 4: Picture of the case for the trigger generator before improvement. (a) : Coated panels, (b) : Concentration point for ground wiring, (c) : Output Conditioning Board.

ポイントに配線を集約している。盤内配線の引き回しに より、配線がアンテナとなり外部ノイズの影響を受けや すくなっていた。このような配線の長尺化は、浮遊容量 や浮遊インダクタンス等への影響を大きくする要因にも なってしまう。また、FPGA を載せた出力調整基板を筐 体パネルの外側に設置していたため、外部ノイズの影響 を受けやすい構造となっていた。さらに、筐体のパネル は、錆防止のために塗装をしており、その結果、パネル 同士の接触面が塗料で絶縁されるため、筐体全体として のシールド効果が弱かった。

そこで、筐体のパネルを錆防止の塗装を必要としな いステンレス材に変更し、筐体の全パネルが電気的に接 続された強固な電磁シールドボックス構造とした。そし て、出力調整基板をシールドボックス内部に取り付ける ことで、外部ノイズの影響を遮断した。また、筐体パネ ル全面が同電位となり、GND ポイントを定める必要が なくなったことから、GND 配線の引き回しを無くすこ とが出来た。さらには、出力調整基板の GND 点と筐体 面を短い金属スペーサーで接続することで、抵抗、浮遊 インダクタンス、浮遊容量を低減し、低インピーダンス 化によるアースラインの強化を実現した。対策実施後の Proceedings of the 19th Annual Meeting of Particle Accelerator Society of Japan October 18 - 21, 2022, Online (Kyushu University)

#### **PASJ2022 WEP036**

写真を Fig. 5 に示す。

改良したトリガ発生器の耐ノイズ性を確認するため、 インパルスノイズ試験を改良前と同様に実施した。様々 なタイミングでノイズを印加し、3分間出力波形の様子 を確認した結果、誤動作は発生しなかった。試験時の測 定結果を Fig. 6 に示す。なお、本試験では、改良前にノ イズ対策として信号線に巻いていたフェライトコアを外 しており、ノイズ試験器以外のノイズの影響も受けてい ないことを確認することができた。試験結果より、筐体 パネルの全面金属化による耐ノイズ性の向上を確認する ことができた。この成果により、大きなジッタの要因と なっていたフォトカプラを外すことを可能にした。



Figure 5: Picture of the case for the trigger generator after improvement. (a) : Metal panels, (b) : Metal spacer, (c) : Output Conditioning Board.



Draw multiple input/output pulses on the same display

Figure 6: Response results of input and output when noise is applied to the improved trigger generator. The yellow signal is the input and the green signal is the output of the trigger generator. Malfunctioned-output rate has been less than 0.01%.

#### 改良型トリガ発生器のジッタ測定 6.

トリガ発生器改良後の構成を Fig. 7 に、各素子および トリガ発生器全体の入出力間におけるジッタの測定結果 を Table 2 に、その内、総ジッタ測定時の波形を Fig. 8 に示す。



Figure 7: Configuration of improved trigger generator.

Table 2: Results of Jitter Measurement After Improvement of Trigger Generator

Measurement Section of Jitter	Measurements
FPGA	2.8 ns
Trigger Generator (Total Jitter)	3.0 ns



Figure 8: Result of total jitter measurement after improvement of trigger generator. (2 ns / 1 div)

FPGA 間のジッタはおよそ半分の 2.8 ns まで低減して おり、計算値の 2.67 ns にほぼ一致する結果を得た。こ れにより FPGA の内部クロック動作を半分にした効果を 確認した。また、フォトカプラを削除したため、総ジッ タを 3.0 ns に低減することができた。

#### 更なる低ジッタ化への回路設計 7.

トリガ発生器の改良により、9nsの総ジッタを3nsに することができた。しかし、目標とする 2 ns 以下には、 更なる改良が必要である。現在検討中の低ジッタ回路の 設計回路とジッタの最終目標値を Fig.9 に示す。

FPGA で生じるジッタは、デバイスのクロック周波 数に依存するため、今回の試作機の 375 MHz より高速 な1GHzのFPGAの使用を検討している。これにより、 FPGA のジッタを 1 ns 程度に抑え、更なる低ジッタ化を 実現する。本機能で生成したタイミングパルス信号は、 フラットトップ平坦度を調整する補正回路基板に使用 し、より高い精度と時間分解能での調整を可能とする。 今後、より高速な FPGA の実装に向け、開発基板による 性能評価を実施する。

また、抵抗とコンデンサを組み合わせ、矩形波のトリ ガパルスを出力するアナログ回路のタイマー IC を用い て、クロックジッタの削減を検討している。本アナログ 回路の採用により、ジッタを 0.2 ns 程度まで低減できる と期待している。ただし、タイマー IC のトリガパルス のタイミングは、内部の抵抗やコンデンサのパラメータ で決まるため、使用環境の温度が変化すると、素子特性 に影響を及ぼし、ジッタの原因になってしまう。そこで、 ペルチェ素子を用いた ±1°C 以下の恒温制御を実施し、

## PASJ2022 WEP036

回路インピーダンスを安定させる。恒温制御はまた、イ ンピーダンスの変動が主要因で発生するドリフト現象も 同時に解決できると考えている。今後、低ジッタと低ド リフトを実現する温度制御について調査する。タイマー IC によるトリガパルスは、同一のタイミングパルス信号 で動作する主回路基板への適用を検討している。

さらに、半導体スイッチ単体のトリガに対する応答特 性の評価を行い、トリガパルスのジッタと出力波形形状 の歪みの関係性についても調査を行う。有意な差が確認 できた場合には、半導体スイッチの動作タイミングの調 整も検討する。



Figure 9: Design image and target values for the future low-jitter circuit.

# 8. まとめ

本研究の目的は、半導体スイッチを使用した RCS 用 新キッカー電源の開発において、ビームロスや出力波形 の乱れを起こさないための低ジッタ動作の実現である。 より安定して大強度ビームを取り出すため、2 ns 以下 の低ジッタ動作を新キッカー電源での目標とし、半導体 スイッチ動作用トリガ発生器の改良によりこれを実現 する。

トリガ発生器の試作機を製作し、ジッタを確認したと ころ総ジッタが 9.0 ns あった。そこで、FPGA の出力処 理の高速化と、トリガ発生器筐体のシールドボックス化 による耐ノイズ性の強化により誤動作を抑制し、ジッタ が大きいフォトカプラを削除した。その結果、総ジッタ を 3.0 ns まで低減し、安定したパルス出力動作を実現す ることができた。ジッタの低減には、FPGA クロックの 高速化が有意であることと、シールドボックス化による ノイズ対策が優れた効果を有していることを確認した。

今後は、新キッカー電源に必要な2ns以下のジッタを 実現する低ジッタ化回路を2022年度内に完成すること を目標に、以下の開発と評価を進めていく。

- より高速な FPGA とアナログ回路を用いた低ジッタ化回路基板の開発。
- 制御部に対して恒温制御を実施し、ジッタとドリフトの温度依存性を確認。
- 半導体スイッチ単体の制御応答の確認。

#### 謝辞

開発と試験に協力頂いた株式会社パルスパワー技術研 究所の皆様に深く感謝する。

本研究は、日本原子力研究開発機構の特別研究生制度 の研究テーマとして設けられたものである。受入部署で ある J-PARC センター加速器ディビジョンの皆様に深く 感謝する。

#### 参考文献

- J. Kamiya *et al.*, "Kicker Magnet System of the RCS in J-PARC", IEEE Trans. Appl. Supercond., vol. 16, no. 2, pp. 168-171, June 2006. doi:10.1109/TASC.2006.873265
- [2] High-intensity Proton Accelerator Project Team, "Accelerator Technical Design Report for High-Intensity Proton Accelerator Facility Project, J-PARC", KEK Report 2002-13; JAERI-Tech2003-044, March2003.
- [3] H. Harada *et al.*, "Beam-based compensation of extractedbeam displacement caused by field ringing of pulsed kicker magnets in the 3 GeV rapid cycling synchrotron of the Japan Proton Accelerator Research Complex", *Prog. Theor. Exp. Phys.*, vol. 2017, no. 9, Sep 2017, Art. no. 093G01. doi: 10.1093/ptep/ptx125
- [4] T. Takayanagi *et al.*, "J-PARC キッカー用 LTD 半導体 スイッチ電源", Proceedings of the 18th Annual Meeting of Particle Accelerator Society of Japan, QST-Takasaki On-line, Japan., Aug. 9-12, 2021, MOOB06.
- [5] T. Takayanagi *et al.*, "RCS キッカー用半導体スイッチ 電源", Proceedings of the 17th Annual Meeting of Particle Accelerator Society of Japan, Online., Sep. 2-4, 2020, WEOO04.
- [6] T. Takayanagi et al., "パワー半導体を用いたキッカー用 パルス電源とイグナイトロン代替スイッチの開発", Proceedings of the 16th Annual Meeting of Particle Accelerator Society of Japan, Kyoto, Japan., Jul. 31-Aug. 3, 2019, THOH02.
- [7] T. Takayanagi *et al.*, "SiC-MOSFET を用いた半導体スイッ チ電源の開発", Proceedings of the 15th Annual Meeting of Particle Accelerator Society of Japan, Nagaoka, Japan., Aug. 7-10, 2018, FROM07.
- [8] T. Takayanagi *et al.*, "SiC-MOSFET の LTD 回路を用いた RCS キッカー用新電源の開発", Proceedings of the 14th Annual Meeting of Particle Accelerator Society of Japan, Sapporo, Japan., Aug. 1-3, 2017, TUOM01.
- [9] H Hotchi, "J-PARC 3 GeV RCS のビームコミッショニン グ", J. Particle Accelerator Society of Japan, 2008, Vol. 5, No. 1, pp. 50-63.
- [10] T. Togashi et al., "RCS キッカー電磁石電源システムのサ イラトロンオペレーションの現状", Proceedings of the 7th Annual Meeting of Particle Accelerator Society of Japan, Himeji, Japan., Aug. 4-6, 2010, WEPS084.
- [11] S. Nakazawa et al., "SACLA でのサイラトロントラブルと 対策", Proceedings of the 14th Annual Meeting of Particle Accelerator Society of Japan, Sapporo, Japan., Aug. 1-3, 2017, WEP062.