PASJ2019 THOH01

高電圧大電流静電誘導型サイリスタの開発

A DEVELOPMENT OF A HIGH VOLTAGE, LARGE CURRENT STATIC INDUCTION THYRISTOR

徳地明^{A)}, 矢野浩司^{B)}, 山本真幸^{B)}, 清水尚博^{C)}, 鎌田浩一^{D)}
Akira Tokuchi^{A)}, Koji Yano^{B)}, Masayuki Yamamoto^{B)}, Naohiro Shimizu^{C)}, Koichi Kamada^{D)}
^{A)} Pulsed Power Japan Laboratory Ltd. (PPJ)
^{B)} University of Yamanashi, ^{C)} Nagoya University
^{D)} Phenitech Semiconductor Corp.

Abstract

A large number of high-voltage pulsed power supplies used in the accelerator system used discharge tubes such as thyratrons, because of high-voltage more than several tens kV, large currents more than several kA, fast rise time less than several tens ns. However, these discharge tubes had many shortcomings such as short lifetime, low repetition frequency, necessity of auxiliary power supply, poor stability. The performance of the accelerator had remarkably deteriorated by the discharge tube. In recent years, with the rapid development of semiconductor devices, the voltage and current of devices have been rising year by year, and many high voltage pulse power supplies have become feasible in semiconductors. However, there are still few commercially available semiconductor devices that can obtain sufficient voltages and currents, and we have been developing high-speed turn-on static induction thyristor that can flow more than 5 kA and have a withstand voltage more than 8 kV. Since we have achieved certain results, we report this development progress.

1. はじめに

従来、加速器用の高電圧パルス電源は、高電圧、大 電流、短パルスと言った、非常に厳しい、使用条件のた めに、半導体化が進まず、未だに、サイラトロンなどの放 電管が使用されている。1904年に真空管が発明されて から、電気製品は商品化が進んだが、1939年に半導体 デバイス開発されると、全ての電気製品は半導体化によ り、小型化、低コスト化、高性能化が急速に進み、今で は、真空管は見ることがなくなった。唯一、加速器用電 源や大電力マイクロ波発生用に一部、真空管あるいは 放電管が利用されてきた。しかし、これらの放電管は、 寿命が短い、メンテナンスが必要、付帯電源が必要、安 定度が悪い、価格が高いなどの多くの欠点があり、多く のパルスパワー産業応用の足かせとなってきた。





シリコンを中心とした半導体デバイスも高電圧化、大 電流化、高速化が進み、更にはパルスパワー・エレクト ロニクスと呼ばれる、回路技術の発展により、高電圧、 大電流、短パルス、高繰り返しと言った非常に厳しい使 用条件においても使用可能な半導体パルス電源が開 発されてきた。これは非常に多数の半導体デバイスを 直列・並列に動作させることによって実現している[1.2]。

既に、阪大、SACLAなどのクライストロンモジュレータ では静電誘導サイリスタ(Static Induction Thyristor: SIサ イリスタ)を使用して、25 kV~50 kV で 5 kA 以上の高電 圧、大電流のパルスを発生することを実証している[3-5]。 残念ながら、ここで使用した SI サイリスタ(SI50SA40T1) は 2015 年に製造中止となっており、これに代わるデバ イスの開発が切望されてきていた。我々はこの実現のた め、電圧 8 kV 以上、電流 5~10 kA 以上の SI サイリス タの開発を進めてきた。これは平成 28~30 年度戦略的 基盤技術高度化支援事業(サポイン事業)で開始し、サ ポイン事業の終了した現在もさらに開発を進めている。

2. SI サイリスタとは

SI サイリスタは 1973 年に西澤潤一先生により発明さ れたシリコンベースの半導体デバイスである[6]。 Figure 1 に示すように、構造的には PIN ダイオードのカ ソード近傍にゲートが埋め込まれた構造になっており、 基本的にはノーマリーON 特性を持っており、ゲートに 逆バイアス電圧を印加することにより、アノードからカ ソードに流れる電流を抑止している。ゲートからカソード に順電流を流すことにより、急峻にアノードからカソード に電流が流れる。次の特徴を持つ。

- 低いオン抵抗
- 高い阻止電圧

PASJ2019 THOH01

- 高速スイッチング
- 大きなパルス電流

これらの特徴により、SI サイリスタは高電圧・大電流の スイッチングデバイスとして極めて適したデバイスといえ る。Figure 2 は新電元工業株式会社が以前、開発して いた SI サイリスタ(KSI50SA40T1)であるがメーカー仕様 (DC 特性)は阻止電圧 3.2 kV、最大平均電流 50 A で あるが、パルス動作での評価試験では1 kA 以上のパル ス電流を繰り返し流せることが確認されている。



Figure 2: A picture and a symbol of a SI thyristoir.

Figure 3 は上記 SI サイリスタを 24 直列 8 並列に接続 した実施例だが、印加電圧 50 kV で、6 kA のパルス電 流を流せることを確認済みであり高電圧大電流のスイッ チングデバイスとして適していることが実証されている。 しかし、このデバイスはビジネス上の問題により、製造中 止になったために、我々はこれに代わるデバイスの開発 を進めてきた。

3. SI サイリスタの開発

平成 28~30 年度の 3 年間で戦略的基盤技術高度 化支援事業(サポイン事業)の採択を受け、「高電圧半 導体スイッチを使用した電子線滅菌用高電圧パルス電 源の開発」という研究テーマでパルス電源開発と合わせ て SI サイリスタの開発も進めてきた。SI サイリスタの開発 目標を Table 1 に示す。





Table 1: Development Target of the SI Thyristor

ITEM	VALUE
ANODE VOLTAGE	> 8 kV
ANODE CURRENT (PULSE)	> 5-10 kA
TURN ON TIME	< 400 ns
GATE WITHSTAND VOLTAGE	> 30 V
REPETITION RATE	> 1 kHz
ON RESISTANCE	$< 100 \text{ m}\Omega$



Figure 4: Four subthemes about the development of the SI thyristor.

PASJ2019 THOH01

SI サイリスタの開発に当たっては Fig. 4 に示す様に 下記の4個の開発テーマを定めて開発を進めてきた。

【ST1-1】イオン注入型高抵抗チャネル構造のシミュレーション検討を行い、相反するパルス大電流(5 kA)と高速ターンオン(400 ns)の両立を図る。実機試作前の条件検討を行う。

【ST1-2】アノード p+層及び n バッファ層のドーピング 濃度の最適化検討を行い、相反する高耐圧(8 kV)と高 速ターンオン(400 ns)の両立を図る。実機試作前の条件 検討を行う。

【ST1-3】埋め込み型フィールドリング構造の検討により高耐圧(8kV)の条件検討を行う。

【ST1-4】ウエハー厚みの最適化検討を行い、高耐圧 (8 kV)を実現できる条件検討を行った後に、実際にデ バイスの試作を行い、評価試験を行う。試験結果、必要 に応じて、条件設定を見直し目標達成を実現する。

試作ウエハーのサイズは製造設備上の問題から5イ ンチとした。量産時には6インチの採用も検討している。 Figure5に示す様に、一枚のウエハーから35個のSIサ イリスタチップを採取できる構成とした。チップサイズは 15 mm 角として8 kV 耐圧を持たせるために設けた フィールドリング部分を除く実電流面積を確保し5kA以 上の電流を流し、かつ、十分な低ON抵抗を達成できる ようにした。



Figure 5: SI thyristor chip pattern on 5 inch wafer.

試作したパッケージは、8 kV の耐電圧を確保し、 1 kHz での高繰り返しによるチップ発熱を冷却という相 反する特性の両立を目指して設計した。パッケージサイ ズは一次試作では 59 mm×89.5 mm×18 mm(H)だった のに対して二次試作では 53 mm×56 mm×12 mm(H)と 体積で約 63 %の小型化を行った。二次試作のパッケー ジを Fig. 6 にしめす。素子発熱を 1 kW と想定し、セラ ミック基板を使用し、絶縁耐圧 16 kV、熱抵抗を 0.049 ℃/W で設計した。

チップとパッケージ間の配線はワイヤーボンディング とした。事前にダミー基板にてボンディング条件の最適 化を行なった。カソード直下にはゲートパターンが存在 しているが、十分な圧接強度を確保しながら、チップ内 の微細パターンへの機械的影響が無い様に配慮した。



Figure 6: SI thyristor second trial package.

4. SI サイリスタチップの評価試験結果

平成 29 年度に一次試作、平成 30 年度に二次試作 を行った。試作したデバイスの特性評価試験結果を以 下に記載する。

(1) VI 特性

Figure 7 に一次試作チップの交流 60 Hz の正弦半波 を 6 Hz の繰り返し(60 Hz の 10 波に 1 回)で印加した際 のアノード電圧、アノード電流特性を示す。このチップで は、7.4 kV印加電圧で漏れ電流が 5 mA から増え始め ているのがわかる。また、別のチップでは 7.6 kV印加電 圧で漏れ電流が 1 mA のものも確認できている。



Figure 7: V-I curve of the SI thyristor. A horizontal axis is an anode voltage (1 kV/div) and a vertical axis is an anode current (2.5 mA/div).

(2) パルスピーク電流特性

Figure 8 は一次試作チップでのパルス通電時のピーク電流特性を測定したものである。LCR の直列回路にて被試験体の SI サイリスタにゲート電流を流し、アノード、カソード間のパルス電流耐量の測定をした結果である。コンデンサに 2.9 kV で充電し、約 1.6 µs で約 5 kAのパルス電流を流せることを確認し、ほぼ目標のピーク電流を得られることを確認した。

(3) パルス ON 抵抗特性

Figure 9 は一次試作チップでのパルス通電時の ON 抵抗を測定したものである。3.4 kA 通電時の ON 電圧 が 200 V であり、この両者の割り算で求めた ON 抵抗は 59 mΩ であり、目標の 100 mΩ 以下を確認した。



Figure 8: A pulse current of the SI thyristor. CH1(yellow) shows an anode voltage(500 V/div) and the charging voltage was 2.9 kV. CH2(green) shows a gate signal(5 V/div). CH3(blue) shows a gate current(5 A/div) and the peak gate current was 13 A. CH4(red) shows an anode current(1 kA/div) and the peak current was 5 kA. The time span is 5 μ s/div(upper) and 1 μ s/div(lower).



Figure 9: A pulse ON resistance of the SI thyristor. CH1(yellow) shows an anode voltage(500 V/div) and the charging voltage was 2.1 kV, the peak ON voltage was 200 V. CH4(red) shows an anode current(1 kA/div) and the peak current was 3.4 kA. The calculated ON resistance was 59 m Ω .



Figure 10: A turn on time of the SI thyristor. CH1(yellow) shows an anode voltage(500 V/div) and the charging voltage was 2 kV. CH4(red) shows an anode current(500 A/div) and the peak current was 1.6 kA. The time span is 5 μ s/div(upper) and 1 μ s/div(lower). A turn on time of the anode voltage from 90 % to 10 % was 300 ns.

(4) ターンオン時間特性

Figure 10 は一次試作チップでのパルス通電時のター ンオン時間を測定したものである。2 kV 充電から、 1.6 kA のパルス電流を流した際にアノード電圧が 90 %から 10 %まで低下する時間は 300 ns であり、目 標の 400 ns 以下を達成した。

SI サイリスタパッケージの電源実装評価 試験結果

平成 30 年度に試作した二次試作の SI サイリスタパッ ケージを実際にパルス電源に組み込み、実装評価試験 を行った。Figure 11 に試験回路を示す。12 段の PFN 回 路を使用した。PFN 回路のインピーダンスは 3.75 Ω で ある。図中では負荷抵抗も 3.75 Ω と記載されているが 実際にはマイナスの反射をなくすために 4.5 Ω で試験を 行った。PFN の片道伝搬時間は 5 μ s なので出力パルス 幅は 10 μ s となる。充放電の繰り返しは 500 Hz で試



Figure 11: A circuit diagram of a pulsed power supply using a PFN circuit that implemented prototype SI thyristor. A number of a stage of The PFN is 12. An impedance of the PFN is 3.75Ω . The figure shows that an impedance of a dummy load is 3.75Ω , but actually that is 4.5Ω . A pulse transition time is 5 µs, so the output pulse width of the PFN is 10 µs. A charging voltage of the PFN is 6 kV. A repletion rate is 500 Hz.

Proceedings of the 16th Annual Meeting of Particle Accelerator Society of Japan July 31 - August 3, 2019, Kyoto, Japan

PASJ2019 THOH01



Figure 12: Photograph of the pulsed power generator to evaluate the SI thyristor module.

験を行った。Figure 12 に実際に試験のために試作した パルス電源の写真を示す。本電源は PFN 出力部にパ ルストランスが実装されており、最終的に,出力電圧 120 kV,出力電流 100 A,パルス幅 10 μ s、立上り時間 1 μ s、 繰り返し1 kHz での動作を確認するよう製作されている。 Figure 13 に評価試験結果を示す。充電制御装置の動 作により、約 1 ms の時間で 6 kV まで PFN は充電され、 その後、SI サイリスタが外部トリガ信号により放電し、模 擬負荷に 600 A の矩形波状のパルス電流が流れている ことを確認した。出力電圧は 2.7 kV と計算される。出力 電流のパルス半値幅は 11.1 μ s であった。500 Hz の繰り 返しでパルス電源実機に組み込んで試作した SI サイリ スタモジュールが動作できることを確認できた。



Figure 13: An evaluation test result of the prototype SI thyristor. M1(yellow) shows an anode voltage(1 kV/div) and the charging voltage was 6 kV. M2(red) shows a load current(200 A/div) and the peak current was 600 A. M3(blue) shows a gate voltage(10 V/div).M4(greeen) shows a gate current(10 A/div) The time span is 1ms/div(upper) and 5 μ s/div(lower).

6. まとめ

- (1)近年、半導体の高電圧化、大電流化にあいまって、 パルスパワー・エレクトロニクスと呼ばれる回路技術 の発展により、ほとんど全ての高電圧パルス電源 が半導体化することが可能となってきた。
- (2)現在開発を進めている SI サイリスタは従来よりも高電圧、大電流を目標としているものであり、加速器応用にとって革新的に半導体化、小型化が進むものと考えられる。又、半導体デバイスの使用数量が大幅に削減され事により、パルス電源の信頼性も改善されるものと考えられる。又、短絡耐量も非常に大きい事が期待されており、負荷短絡時などの事故時へも十分対応できるものと期待される。
- (3) 現時点では開発目標の 100 %達成はまだできて いないが、耐電圧 7.6 kV、ピーク電流 5 kA の単 発動作と 6 kV、600 A で 500 Hz の繰り返し動作 の確認ができた。特性のばらつきが大きく、歩留ま りが悪い課題は残ったが、継続した改良により、世 界的にも他に類を見ない画期的なデバイスの実現 の可能性は極めて高い。
- (4) SI サイリスタは昨年逝去された西澤先生が発明されたデバイスであるが商品化が難しく、これまで複数の半導体メーカーが商品化を断念してきた。こういった経緯の中で、今回の開発で世界最高性能の電圧・電流が得られたことは特筆すべき成果である。
- (5) 今後、更に半導体ファウンドリー会社(フェニテック) と共同して、歩留まりの向上、直流耐圧の向上、オン抵抗の低減、低損失化などの改良を進め、商品 化を目指して開発を継続していく。本素子の商品 化を推進し、加速器の小型化・高性能化・高信頼 化を進めたい。
- (6)高電圧パルス電源は加速器用途のほか、電子線 滅菌、非破壊検査、がん治療、排水・排ガス処理、 エンジン燃焼促進、レーザー、集塵機、非加熱殺 菌など多様な産業応用への水平展開も期待され ている。本開発の高性能 SI サイリスタの商品化は 多くの産業界が切望しているものであり、本開発の 成果が期待されている。

参考文献

- [1] 徳地明 他, "13kV高電圧SiCデバイスの加速器応用に 関する研究"、第15回加速器学会予稿集 THP072,2018.
- [2] 徳地明 他, "SiC化が進む加速器用高電圧パルス電源の 研究", 第14回加速器学会予稿集 TUOM02, 2017.
- [3] A. Tokuchi *et al.*, "Development of high-power solid-state switch using induction thyristor for klystron modulator" NIM-A 769 (2015).
- [4] K. Tenjin *et al.*, "50 kV Solid-state Switch using Static Induction Thyristors for The Klystron Modulator", EAPPC2016, Lisbon, Portugal, 2016.
- [5] T. Inagaki *et al.*, "Development of a solid-state highvoltage switch device for an insulation oil-filled klystron modulator", PPC2017, Brighton, UK, 2017.
- [6] J. Nishizawa *et al.*, "Field-Effect Transistor versus Analog Transistor (Static Induction Transistor)," IEEE Trans. on Electron Devices, vol. ED-22, No.4, 1975.