デジタル低電力高周波系の開発

道園 真一郎*1・穴見 昌三*1・片桐 広明*1・方 志高*1・松本 利広*1 三浦 孝子*1・矢野 喜治*1・山口 誠哉*1・小林 鉄也*2

Development of digital low level rf system

Shinichiro MICHIZONO^{*1}, Shozo ANAMI^{*1}, Hiroaki KATAGIRI^{*1}, Zhigao FANG^{*1}, Toshihiro MATSUMOTO^{*1}, Takako MIURA^{*1}, Yoshiharu YANO^{*1}, Seiya YAMAGUCHI^{*1} and Tetsuya KOBAYASHI^{*2}

Abstract

One of the biggest advantages of the digital low level rf (LLRF) system is its flexibility. Owing to the recent rapid progress in digital devices (such as ADCs and DACs) and telecommunication devices (mixers and IQ modulators), digital LLRF system becomes popular in these 10 years. The J-PARC linac LLRF system adopted cPCI crates and FPGA based digital feedback system. Since the LLRF control of the normal conducting cavities are more difficult than super conducting cavities due to its lower Q values, fast processing using the FPGA was the essential to the feedback control. After the successful operation of J-PARC linac LLRF system, we developed the STF (ILC test facility in KEK) LLRF system. Since the klystron drives eight cavities in STF phase 1, we modified the FPGA board. Basic configuration and the performances of these systems are summarized. The future R&D projects (ILC and ERL) is also described from the viewpoints of LLRF.

1. はじめに

現在、さまざまな分野でデジタル系機器が幅広く使 用されている.加速器で従来アナログ信号処理のみ行 われていた部分にデジタル処理系が加わってきたの は、携帯電話等のデジタル通信、医療系やコンピュー タ用の高速処理技術の急速な発展の恩恵を受けている ものである.民生用のデジタル機器の急速な発達は, 加速器の高周波系に必要な高周波部品を小型で安価に 供給してくれる. 超伝導空洞の低電力高周波 (LLRF) 制御にデジタル処理系を適用する試みが始まったのは 1990年代半ばからである.その先駆けとなるの は, DESY の S. Simrock ら¹⁾による TTF (現在の FLASH) でのデジタルフィードバック系である. そ こでは DSP (Digital Signal Processor) を用い, 1 MHz サンプリングのシステムでパルス超伝導空洞の 制御を行った. DSP は、そのソフトウエア開発に時 間がかかる難点があるが、通常の PC などに使われる CPUよりリアルタイム性に優れている. それまで

は、アナログ回路による制御が主体であったが、デジ タルフィードバックには、下記のような利点がある.

- パルス内で時間的に変化する運転値を設定可 能.たとえば、空洞のフィリング中を含めて自在 な設定ができる。
- (2) デジタル系はソフトウエアにより柔軟にアルゴ リズムの変更が可能で、また、デジタルフィル ターも追加できる.
- (3) インターロックによる停止後の自動復帰がソフ トウエアの整備により容易となる.
- (4) フィードフォワードを設定でき、また、パルス ごとのゆっくりしたエラーを補正する(たとえ ば、温度変化等)ように、時間変化するフィード フォワード(アダプティブフィードフォワード) を作成できる.
- (5) 空洞電界がデジタル値として得られるので,こ れを使用した空洞の離調補正等もデジタル系で実 行できる.
- フィードバック性能を決める重要な要素は、全系の

^{*1} 高エネルギー加速器研究機構加速器研究施設 Accelerator Laboratory, High Energy Accelerator Research Organization (KEK) (E-mail: shinichiro.michizono@kek.jp)

^{*2} 日本原子力研究開発機構 J-PARC センター J-PARC Center, Japan Atomic Energy Agency (JAEA)

フィードバックループ時間である.アナログフィード バックの場合,そのフィードバック機器における遅れ は 100 ns のオーダーであるが,たとえば,TTF での 系では,クライストロン,導波管,信号ケーブルを含 めた全体で 3~5 µ 秒程度である.デジタル系の場合 は,単純なアナログフィードバック系よりは処理時間 で不利となるが,上記のような利点と,CPU の高速 化により,近年はデジタルフィードバックの優位性が 評価されるようになってきている.

表1にデジタルフィードバックが適用される加速器 の例をまとめた. J-PARC リニアックは RF パルス幅 が 650 µ 秒のパルス常伝導プロトン加速器で, STF-1 は超伝導電子リニアックである. ILC および ERL は 計画されている(概算の)目標値を示した. 加速電界 の安定度はそのままビームのエネルギー安定度に寄与 し,新しい計画ではより厳しい要求がなされる. ERL やヨーロッパ XFEL²⁾においては, 0.01% 級の 安定度が求められるが, これは信号雑音比 80 dB に 対応し,技術的にはかなり難しいものとなる.

	J-PARC リニアック	STF-1	ILC	ERL
振幅安定度	$\pm 1\%$	0.3%rms	0.07%rms	0.01%rms(?)
位相安定度	±1度	0.3 度 rms	0.24 度 rms	0.01 度 rms(?)
ビーム電流	60 mA	5 mA	9 mA	100 mA(?)
運転形態	パルス	パルス	パルス	CW

表1 各種リニアックの安定度目標仕様

デジタルフィードバックは, デジタル用民生品の発 達の恩恵を受けてはいると先に述べたが、仕様自体は かなり異なっている. デジタル通信では IQ 変調が利 用されているが,たとえば256QAM (Quadrature Amplitude Modulation) という方法の場合, IQ 平面 に256 値を分離するが、デジタルフィードバックで 0.1%の精度を求めることは IQ 平面上の 400 万点の 分離に対応し、そのために、中間周波数 (IF; intermediate frequency) に変換するダウンコンバータや アナログデジタル変換器 (ADC; analog-to-digital converter)には高安定度が求められる.幸い,民生 品のダウンコンバータや IQ 変調器の中には、安価で ありながらデジタルフィードバックの安定度を満たし ているものも少なくない.本解説では、これまで著者 が開発に携わった J-PARC リニアック及び STF のデ ジタル LLRF 系を紹介し、今後のデジタル系が適用 される将来計画についても述べる.

2. J-PARC リニアックにおけるデジタル LLRF 系

ここでは、J-PARC リニアックにおけるデジタル LLRF 系について述べる.J-PARC リニアックでは、 20 台のクライストロン (324 MHz,最大 3 MW)が 使用され、RFQ 1 台、3 台の DTL、16 台の SDTL モジュール (1 モジュールあたり 2 台の SDTL 空洞) を励振する³⁾.高周波源に対しては、空洞振幅・位相 について±1%、±1度の精度の安定度を要求されて いる.図1のシステムの模式図に示す.デジタル LLRF 系は PLC により制御され、PLC から空洞振



図1 J-PARC リニアックの LLRF 系



図2 フィードバックシステム特性の計算例. Gm sc5 は超伝導空洞の遅れ時間5µsの場合の利得余裕, Gm nc5 は常伝導空洞の遅れ時間5µsの場合の 利得余裕, Gm nc1 は常伝導空洞の遅れ時間1µs の場合の利得余裕. 常伝導空洞で遅れ時間のみの 違いの系については,利得曲線は同一で位相曲線 のみが異なる.

幅・位相,フィードバック定数,フィードフォワード の設定を行なう.また,安全系(高周波のon/offや, 冷却水,高周波進行波・反射波,アーク検出のイン ターロック等の接続)もPLCが対応する⁴⁾.デジタ ルフィードバック系の外に独立にインターロック用の 変調器を配置しており,デジタル系が調整不能の状態 になった場合もRF進行波がしきい値より大きくなっ た場合には高周波を止めるようになっている.当初は 非線形であるクライストロンの入出力特性を線形化す るためのアナログ系による高速フィードバックもシス テムに組み込むために準備していたが,デジタル系の みで仕様安定度が達成されているため,現在のところ アナログ系フィードバックは使用していない.

デジタルフィードバック系を常伝導空洞に適用する ためには、フィードバック系の全遅れ時間を短くする 必要がある. 図2 に超伝導空洞(1.3 GHz,Q値は 3.1×10⁶)と常伝導空洞(324 MHz,Q値は 2×10⁴) での遅れ時間 5 μ 秒の場合のボード線図を示す.これ は、システムの利得と位相の周波数特性を示すもので あり、遅れ時間が大きくなると低い周波数で-180度 と交差する(発振条件)ことになる.-180度と交差 する周波数での利得0dBとの差を利得余裕と呼ぶ. 常伝導空洞で利得余裕を大きくするためには、遅れ時 間を短くする(たとえば1 μ 秒程度)必要があること

が分かる(ただし,遅れ時間を1usとしても超伝導 空洞より利得余裕は10dB以上小さい.). この点を 考慮して, J-PARC リニアックでは DSP に替わって FPGA (Field Programmable Gate Array) を採用し た. それまで超伝導空洞のデジタルフィードバックに 採用されてきた DSP (Digital Signal Processor)は, ADC 等からの信号入力に時間がかかっていた. FPGA は論理回路であるため, ADC からの出力を1 ビットごとに直接接続することができ、この部分の遅 れが解消される. J-PARC リニアックの LLRF 系の 場合,全体のループ時間は1μ秒以下となった. 超伝 導空洞の場合も、高い安定度が要求される場合には ループ時間を短くする必要があるため、ヨーロッパ XFEL や ILC では FPGA を採用することになってい る. FPGA は論理回路であるため、掛け算や平方 根、三角関数を使用する計算(たとえば、振幅や位相 の計算)はアルゴリズムが複雑となるが、単純なフ ィードバックであればそれほど難しくない. 我々のグ ループが採用を決めた 1999 年においては, FPGA を 採用した事例はなかった. その後, SNS や DESY, FNAL 等でも FPGA が採用され、デジタルフィード バックの主流となっているが、我々の選択は独自のも ので,世界の先駆けとなるものであった.また, FPGA を含むデジタル系の筐体としては, cPCI を採 用した (1999年). cPCI は 1997年に PICMIG2.0 と して規定されたばかりであったが, J-PARC におい ては過去の遺産を引き継ぐ必要がなかったこと, CPU や DSP のボードメーカの多くが cPCI の製品を 出していて, また, モバイルペンティアムのような当 時の新しい CPU が VME などよりも比較的早く入手 可能で、今後始まる10年以上の運転を考慮して新し い筐体を好んだ. cPCI 筐体の内部構成を図3に示 す. 高周波およびクロック (RF&CLK) モジュール や, IQ変調器, ダウンコンバータ (Mixer&IQ) モ ジュールといったアナログ信号を取り扱うモジュール もすべて cPCI に格納されているが, cPCI 筐体のバ ックプレーンは、アナログ部とデジタル部で電源や接 地を分離する等の工夫をしている.

FPGA ボードは高速の単純処理には向いている が、上位制御系との通信等の複雑な処理には向いてい ない. このため、FPGA に追加して、DSP をボード に配置することが多い.しかし、当時から LLRF の 専門家が少なく、FPGA と DSP の両方のソフトウエ アを同時に開発することは現実的ではなかったため、 ドライバー等が整備され動作が保障されている市販の DSP ボード (Spectrum 社の Barcelona)を採用した.



図3 J-PARC リニアックの cPCI 構成

Barcelona には, PEM (Processor Expansion Module) と呼ばれるコネクタが用意され, たとえばこれ に FPGA ボードをドータカードとして取り付けた場 合, DSP と FPGA 間を高速通信することが可能であ る.

超伝導空洞の場合,フィードフォワードと比例フ ィードバックの組み合わせで制御されることが多い が,常伝導空洞では空洞のQ値が超伝導空洞と比べ て小さいため比例ゲインを超伝導空洞の場合ほどは高 くすることはできない.このため,J-PARCリニア ックでは比例積分制御を採用した.ソフトウエアの概 略を図4に示す.空洞からの信号をアナログ系のダウ ンコンバータで12 MHzの中間周波数(IF)に変換 し,IF信号を直接ADCに入力する.ADCは48 MHzのクロックで動作し,ADCの入力信号はそのま

ま I, Q, -I, -Q 成分に対応する. ダウンコンバータ および ADC のオフセットを除くため, I 成分と-I 成 分,Q成分と-Q成分の差をそれぞれ2で割ってⅠ成 分およびQ成分としたうえで,設定値との比較を行 い、その残差に比例乗数を掛けたものと、残差の積分 値に積分乗数を掛けたものの和にフィードフォワード を足して DAC から IQ 変調器に出力する. SDTL で は2空洞を1台のクライストロンで励振するため4 つの ADC のうち, ADC1 に空洞1, ADC2 に空洞2 の信号を入力し、そのベクターサム(2空洞信号の和) が一定になるような制御をおこなっている. また, 空 洞入力信号を ADC3 および ADC4 で計測しており, 空洞入力信号と空洞信号の位相差から空洞の離調を判 定し、温度変化等による空洞のゆっくりした離調を調 整している⁵⁾. FPGA は単純な空洞のフィードバック を行い, DSP で空洞の離調計算および離調制御, CPU (OS は Linux) では, PLC との通信および RF 波形等の外部とのやり取りを行っている.

J-PARC リニアックのデジタルフィードバック系 では、FPGA ボードにおけるアパーチャージッター の問題(ADCに入力されるクロックにジッターがあ る場合,ゼロ付近のデータ取得でエラーが大きくなる 問題)や,主発振器(MO)からの伝送系に当初12 MHzを計画していたが高周波(rf)周波数(324 MHz)や局所発振(LO, 312 MHz)生成の際に温度 依存性が大きくなるためギャラリー内の基準伝送周波 数を 312 MHzに変更する⁶⁾等の変更はあったが,図 5に示すように、ビーム運転中の安定度で±0.2%, ±0.2度程度の安定度が得られている⁷⁾.

超伝導空洞における高周波制御の 外乱要因

2004年の ITRP (International Technology Recommendation Panel) 勧告により ICFA (International Committee for Future Accelerators) は次世代の加速 器として提案されているリニアコライダーに超伝導技 術を採用することとした.一般的には超伝導空洞のフ ィードバックはこれまで単純なフィードフォワードと 比例フィードバックが採用されている.その場合,フ ィードバック帯域内の周波数成分の外乱を比例ゲイン の分だけ抑える.安定な運転のためにはゲインは 100 程度が妥当であり,0.1%,0.1度の安定度を得るには 外乱は3%程度以下にする必要がある.超伝導空洞 の高周波制御に関連する外乱には以下のものがある.

1) 空洞の離調(マイクロフォニックス,ローレ ンツ力):超伝導空洞は高いQ値を持つため,振



図4 J-PARC リニアックのアルゴリズム

動等による空洞の離調は無視できない.離調は, 主として,振動に起因するマイクロフォニックス と,空洞電界の2乗に比例するローレンツ力離 調に分けられる.ヨーロッパ XFEL や ILC (International Linear Collider)⁸⁾といったパルスリニ アックでは,ローレンツ力による効果が離調の主 たるものとなり,高電界のパルス運転では圧電素 子を使ったリアルタイムの空洞の離調制御が必要 となる.マイクロフォニックスのレベルは,空洞 および冷凍系に依存するが,10~100 Hz の空洞 離調となる.

2) ビームローディング:Q値としてビームと整 合した最適値を選んだ場合,平均ビーム電流が1 %変わった場合,必要な高周波電力は1%増加 するため,ILCのように高周波電力に余裕がない 場合は平均的なビーム電流の変動を小さく抑える 必要がある.

- 3) 測定・フィードバック系のノイズ:LLRF測定系のノイズとしては、中間周波数(IF)変換系におけるノイズ、ADC周辺のノイズ等がある.これらのノイズが、特にスプリアスを含まないノイズであれば、たとえばデジタル系の信号を平均化することによりノイズ成分は減少する(しかし、電源系のノイズ等の特定周波数のノイズがある場合は、平均化を行ってもその成分が残る).
- 4) クライストロンの非線形:高周波源としてク



図5 J-PARC リニアックの空洞波形

ライストロンを採用されることが多いが,クライ ストロンは飽和値付近では入出力特性が非線形と なる.このため,フィードバックの働きはその分 小さくなるので注意が必要である.クライストロ ンを使用するヨーロッパ XFEL や ILC では,こ の非線形効果を補正するようなデジタル系のソフ トウエア開発を検討している.

5) クライストロンの印加電圧の変動:定性的には、高周波出力は電圧の2.5 乗に比例し(1.25%/電圧%)、また、高周波位相はクライストロンの長さに依存するが10度/%程度変化する.高電界安定度が求められる場合(<0.01度)は、LLRF系でフィードバックを行うとしても高い印加電圧安定度(<0.1%)が必要となる.</p>

4. STF におけるデジタル LLRF 系

2005年にILCのテスト施設としてSTF(Superconducting rf Test Facility)がKEKに建設されるこ とになり,超伝導空洞の制御のためのデジタルフィー ドバック系を開発する必要があった.しかし,同種類 のデジタルLLRF系を行っているメンバーはKEK にはJ-PARCリニアックのメンバーしかおらず,い つもそうであるが,限定された予算で,かつ,限定さ れた人的資源の下での新規開発には難点がかなりあっ た.しかも,ILCにおける高周波安定度は最終的には 0.1%,0.1度程度の安定度が要請されることが予想さ れ,また,空洞数も当時は1台のクライストロンで 32個の空洞を励振する必要があり,J-PARCで開発 した FPGAボード(4ADCs+4DACs)では限界があ った.

幸い, STF の第一段階である STF-1 では 8 空洞の ベクターサムを取ればよいということがわかり, J-PARC のデジタル LLRF 系を基にして 10 チャンネル の ADC をもつ FPGA ボードと, 主発振器 (MO) 系, ダウンコンバータ系を作成することにした. FPGA ボードは J-PARC リニアックと同様 Barcelonaの ドータカードであり、デジタル系においてかなりの比 重を占めるソフトウエアについては, J-PARC リニ アックの改良で対応できるため、コスト的にはかなり の利点があった. MO系については、単体のジッター が 0.03 度以下になるような設計を行った⁹⁾. J-PARC リニアックでの経験から、位相のドリフトを抑えるに は素子の温度制御が重要であることが明らかになって いたため、モジュールを水冷することにした.幸い、 STF は旧陽子リニアック棟に建設されることになっ ていて、0.1 度程度の安定度の冷却水が使用可能であ った. ダウンコンバータ系については, アクティブミ キサーを含めて J-PARC リニアックの回路をおおむ ね踏襲し,安定度を増すために水冷することにした.

J-APRC では14ビットの高速 ADC(アナログデ バイス社 AD6644) を4チャンネル実装したが, STF では, 高安定度を求められていたため 16 ビット の高速 ADC(リニアテクノロジー社 LTC2208)を 10 チャンネル実装した.LTC2208 はデジタル化に7 クロックを要し, AD6644 の 3.5 クロックよりデータ 処理に時間がかかるが、40 MHz クロックでの差異は 100 ns 程度であり, 超伝導空洞のQ値が高くループ 時間については余裕があることから高分解能を採用し た. 当時から, FNAL や DESY では高いIF 周波数 (>50 MHz) を狙うような設計もあったが, 我々は J -PARCのIF およびサンプリング周波数(それぞれ 12 MHz および 48 MHz) を参考にして, IF 周波数 10 MHz, サンプリング周波数 40 MHz とした. サン プリング周波数を高くすれば,平均化による安定化, FPGA 内部の処理時間の短縮等が見込めるが,一方 で、同時にIF周波数を上げることになれば、J-PARC リニアックで直面したアパーチャージッター の問題に悩まされることが容易に想像できたからであ る. その点で, J-PARC リニアックの LLRF 開発に 要した時間と経験は、今回の STF における開発にお いてかなり役に立った.図6に FPGA ボードの模式 図を示す. 10 個の ADC は FPGA (Xilinx 社製の VirtexIIPo30)に接続されている.ボードにはこのほ か,2 チャンネルの14 ビットDAC, Ethernet, RS-232C, FPGA ボード間を接続するための高速 IO (RocketIO) が備えられていて、上位のDSPとは



図6 STFの FPGA ボードの模式図(上) およびボー ドの写真(下)

PEM により接続されている.STF の場合は,OS と しては、Windows を採用した. これは、デバッグが しやすいことが主たる理由である. J-PARC リニア ックでは cPCI に一緒にインストールされていた RF&CLK とダウンコンバータ系を独立とした. これ は、さきにのべたように、温度安定度が求められるた めに水冷にしたこと、ダウンコンバータのチャンネル が増えたため, cPCI に収まらなくなったことによ る.図7にこれまで空洞での安定度試験の結果を示 す. 現時点では STF の運転は空洞単独(ビーム無) であり,図は1空洞の高周波信号の振幅・位相及び それぞれを拡大したものである. 運転は比例制御のみ でフィードフォワードを使っておらず、左下の振幅の 拡大図でスロープとなっているのは、クライストロン の印加電圧のパルス内変化及びクライストロン励振用 アンプのパルス内変化による. 適切なフィードフォ ワードを追加すれば、高周波パルス内で繰り返し現れ



図7 STF での空洞電界安定度.振幅(左上),位相 (右上)および振幅の拡大図(左下),位相の拡大 図(右下)

るものについては補正が可能である.今回の測定で は、このスロープ部分を含めて、振幅安定度が 0.04 %rms,位相安定度が 0.02 度 rms 程度であった.こ れは高周波運転のみの場合でビーム運転ではさらに外 乱が追加されることになるが、システムの信号雑音比 としては十分な性能となっている.

5. IF-Mix 等の計測技術について

ILC の現在のレイアウトでは1台のクライストロ ンで26空洞を励振する.空洞信号のほかに高周波の 進行波および反射波を計測する予定で,80チャンネ ル程度が必要となる.最大の問題は、FPGAボード に実装する ADC の数をどこまで増やせるかというこ とであった. ADC の数を増やすと ADC-FPGA 間の 配線, ADCへのケーブル接続が多くなり, 1枚の ボードに収容できなくなるという問題があるからであ る. 2005年夏に, ADC の数を増やさずに多チャンネ ルの信号を計測できるような方法を考案した.原理は 複数の IF 信号を合成したものを ADC に入力し, デ ジタル系で信号を分離するというものである.たとえ ば、2 種類の IF を用いる場合は ADC の数は半分に、 4 種類の IF を用いる場合は ADC の数は 1/4 で済む ことになる. 図8に IF-Mix の概念と信号処理の原理 を示す.図の例は初期の IF-Mix の概念で、たとえば、 48 MHz のサンプリングに対し, IF 周波数 8 MHz と 12 MHz の合成信号が ADC に入力される. この信号 を4平均すれば12MHzの信号は除かれ、6平均すれ ば8MHzの信号は除かれる. IFの周期に比べて測定



図8 IF-Mixの概念

系の変動が十分小さくないと精度が落ちるが, 幸い, 超伝導空洞ではQ値が高いため変動の時定数は長い. 4 種類の IF を用いる場合等は一般的には重み付きの 平均を行うことになる10). 合成信号を入力するため1 信号あたりの信号強度は低くなるものの、デジタル化 分離作業の段階で平均化を行うため信号の劣化は大き くはないと期待され,かつ,16ビットのADCを用 いればそれなりの分解能は確保されると考えた. KEK 独自のこの手法に対し、周囲からは「良いアイ デアだ」との反面で、「IF をいくつまで増やすつもり か?」といった否定的な意見もあった.この手法につ いては,たとえば,4種類のIFを用いればLOは4 種類必要だが ADC の個数は 1/4 になる.80 チャン ネルの高速 ADC をボードに実装するのは難しいが, 20 チャンネルであれば現実的となるし、ボード間の 通信を行わなくて済めば、全体的にみればフィードバ ック性能を左右する遅れ時間でも優位になるとの見込 みがあった.2008年3月の時点で1つの空洞信号を 4つに分岐することにより IF4 種類の合成試験を行 い、その信号分離及びフィードバック試験に成功して いる. 図9に結果の一例を示す. ここでは, ADCの クロック信号の1/3の周波数をIF3,1/4をIF4,1/6 を IF6, 1/8 を IF8 としている. 4 信号のベクターサ ム安定度は、0.1%rms、0.03度rms程度であった. 図7と同様,ここでも,振幅信号に含まれているス ロープを含めて計算しており,スロープを除いたノイ ズレベルは 0.05%rms 程度である.

このほか, FPGA の応用として市販の FPGA ボー

ドを高速の外部モニターとして利用し LLRF 系の安 定度を他のモニターでも評価するためのソフトウエア 開発¹¹⁾, ILC での利用を念頭に, PLC に代わるイン ターロック系を安価な FPGA で構成する試み¹²⁾,空 洞カプラのアーク検出として小型の光電子増倍管モジ ュールを利用し感度を上げる開発¹³⁾等も行っている.

6. 将来計画, ILC と ERL

ILC の設計においては特に国際協力が重要となる. LLRF に関しても、アジア・ヨーロッパおよびアメリカとの情報の共有を心がけている¹⁴⁾. これまでのところ、使用環境の違い、筐体の違いから、ただちにデジタル機器の共有をするところまでは至っていないが、各々のILC テスト施設における LLRF の開発は、いずれは ILC 標準のものとなることが予想され、一層の国際協力が重要となる.

ヨーロッパ XFEL 建設中の DESY では、新筐体と して ATCA を採用する. ATCA はもともと携帯電話 等の基地局向けに開発された筐体で、高信頼性が売り 物の筐体である.ファンを含めてホットスワップで CPU も複数実装可能である. 2007 年から 2008 年に かけて、ATCA およびその簡易版の µTCA の筐体が 市場で人気が高まっている. ATCA の場合はその高 信頼性のために VME や cPCI より高価となるが、特 に通信機関連ではこれが今後の筐体規格の中心になる のではないかとみられている.これまでの資産や,新 筐体を採用するリスク(ATCA を採用する通信機業 界ではデジタル信号処理のみを ATCA で行うが、加 速器の制御ではアナログ・デジタル信号の混合系とな る. しかし, これについて ATCA の性能はまだ評価 できていなかったため.)を根拠に, DESY の内部で もVMEに替えてATCAを採用することに対して は, すべてが賛成ということはなかったようである. しかし、特にヨーロッパ XFEL はビームトンネルに 筐体を配置する構造となっているため、ビーム運転中 に機器交換をすることができない. このため, 高信頼 性が求められることを根拠に ATCA を選択した. 似 たような状況は ILC でも当てはまる.たとえば, RDR (ILC \mathcal{O} Reference Design Report)¹⁵⁾ によれば, LLRF と筐体をともにする Control に関しては、2500 時間の MTBF および 5 時間の MTTR が割り当てら れており、Control全体として99%~99.9%の信頼 性が求められている. これを Control で使用される 1200の筐体に単純に分配すれば、各筐体の信頼性は 99.999% が必要となる.これが現実的な数値となる かどうかは別として、ユニット数が多い ILC におい



図9 IF-Mixの性能. I成分(左上),Q成分(右上)およびベクターサム信号の振幅の拡大図(左下),ベクターサム信号の位相の拡大図(右下)

ては機器の稼働時間を高めるために高信頼性が重要な 要請であることは確かである.この要件を満たす筐体 として ATCA を前提として開発が進められている. KEK で計画されている STF-2 は, ILC の 1RF ユニ ットからなる予定である.STF-2 は ILC 用部品の要 素技術を確立する重要な施設であり,LLRF でも実際 の ILC で予定されるものと同様な構成のものを開発 する予定で,ATCA を用いたデジタルシステムの開 発を計画している.

KEK におけるもう一つの R&D プログラムとして, ERL および ERL テスト施設がある. LLRF の観点か らの STF との大きな違いは,

- (1) パルス運転ではなく連続運転である.
- (2) 最終的な安定度の仕様は 0.01%rms, 0.01 度 rms 程度になると見込まれる.
- (3) 主リニアックにおいてはQ値が高いため制御す るべき外乱がマイクロフォニックスが中心となる.
- (4) 入射部分は大電流であるため、ビーム電流の変動 が最も大きな外乱となる.(主リニアックにおいて

は、実質的なビーム負荷はゼロとなるが、入射ビー ムと逆位相になるべき周回ビームが軌道距離等の変 動により位相が変わるようなことがあればそれが ビーム負荷として現れる.これも外乱の一つであ る.)

LLRFの設計の立場から言えば、外乱の抑制はその フィードバックゲインの分しか効かないので、(3),(4) については LLRF からはどうしようもない部分があ るが、(1)に関しては、既存の STF の延長上で考えれ ばソフトウエアの大幅な改修が必要であり、(2)に関し て言えば、新たにノイズの低いデジタル変換系および マスターオシレータ系の開発が必須となる.

7. おわりに

近年デジタル化技術は、民生品での発展により加速 器内でも幅広く利用されるようになってきている. LLRFにおいても、デジタル化により比較的柔軟なシ ステム構成で高安定度を得ることができるようになっ てきている.しかし、加速器における応用はまだ日が 浅く,理解が得られていない部分も多い.ひとつには フィードバックへの過信がある.フィードバックは基 本的には予想できない外乱を抑えるものであるが、し ょせん外乱をフィードバックゲインの分だけ減ずるに 過ぎない.したがって,外乱が10%ある時に,安定 度を 0.01% に求めることは現実的ではないのである (フィードバックゲイン1000に対応するが、これは システムの安定性を考えると難しい.).したがって, 高安定度を求める場合は、それなりに安定なシステム が必要なのである. 無論, LLRF でも, システム的な ジッターやノイズレベルが仕様安定度の1/3程度に はなるように設計する必要はあるのだが. もう一つ, 強調しておきたいのが、デジタル系におけるソフトウ エアの重要性である.時折,ハードウエアができて完 成と誤解される事がある. デジタル LLRF ではハー ドウエアは箱に過ぎず、中身がないと動作しない.し かも、ソフトウエアとひとくくりに言うのも本来は適 切ではない.フィードバックの核となる FPGA では ハードウエアに近い言語が、DSP では C 言語,また 上位の CPU ではまた別のソフトを用意しなくてはな らない. 一から作る場合はこの部分にかなりの時間と 費用がかかる.デジタル系はソフトウエアにより柔軟 にアルゴリズムを変えられる利点があるが、別の見方 をすればソフトの定期的な改修作業自身が LLRF 系 の発達に必要なのである.この件については、比較的 歴史の長い欧米の研究者からも同様の愚痴を聞いたこ とがある. ソフトウエアの維持に関する理解が少ない と. 意外に感じたが、同時に、我々と同じ苦労を彼ら もしているということでほっとした覚えもある.

最後にもう一つ. デジタル LLRF 系は,加速器の 中でも日の浅い分野であるが,欧米と比較するとそれ に従事する人の数が極端に少ない(特にソフトウエ ア).デジタル LLRF は CPU や通信分野の発達に合 わせて,今飛躍的に発展している分野であり,若い研 究者の方,大学関連の方の参加を大いに期待する.ご 興味のある方はご連絡ください.

参考文献

- S. N. Simrock, I. Altmann, K. Rehlich and T. Schilcher, "Design of the Digital RF Control System for the TESLA Test Facility", Proceedings of EPAC-96, Sitges, Spain.
- S. N. Simrock, V. Ayvazyan, A. Brandt, M. Huening, W. Koprek, F. Ludwig, P. Pucyk, K. Rehlich, E. Vogel, H. C. Wedding, M. Grecki, T. Jezynski and W. Jalmuzna, "Conceptual LLRF Design for the European X-FEL", Proceedings of LINAC 2006, Knoxville,

Tennessee USA.

- 3) T. Kobayashi, E. Chishiro, T. Hori, H. Suzuki, M. Yamazaki, S. Anami, Z. Fang, Y. Fukui, M. Kawamura, S. Michizono, K. Nanmo and S. Yamaguchi, "Performance of J-PARC Linac RF System", Proceedings of PAC07, Albuquerque, New Mexico, USA.
- S. Anami, E. Kadokura, S. Michizono, S. Yamaguchi, E. Chishiro, T. Kobayashi and H. Suzuki, "Control of the Low Level RF System for J-Parc Linac", Proceedings of LINAC 2004, Lübeck, Germany.
- 5) S. Michizono, S. Anami, Z. Fang, S. Yamaguchi, T. Kobayashi and H. Suzuki, "Performance of a Digital LLRF Field Control System for the J-PARC Linac", Proceedings of LINAC 2006, Knoxville, Tennessee USA.
- T. Kobayashi, E. Chishiro, S. Anami, S. Michizono and S. Yamaguchi, "Performance of RF Reference Distribution System for the J-PARC Linac", Proceedings of LINAC 2006, Knoxville, Tennessee USA.
- Z. Fang, S. Anami, S. Michizono, S. Yamaguchi, T. Kobayashi and H. Suzuki, "RF Feedback Control Systems of the J-PARC Linac", Proceedings of PAC07, Albuquerque, New Mexico, USA.
- 8) http://www.linearcollider.org
- T. Matsumoto, S. Michizono, Y. Yano, H. Katagiri, S. Fukuda and Z. Geng, "Low-level rf system for STF", Proceedings of LINAC 2006, Knoxville, Tennessee USA.
- 10) T. Matsumoto, S. Fukuda, H. Katagiri, S. Michizono, Y. Yano and Z. Geng, "Development of Digital Lowlevel RF Control System using Multi-intermediate Frequencies", Proceedings of PAC07, Albuquerque, New Mexico, USA.
- 11) H. Katagiri, S. Fukuda, T. Matsumoto, T. Miura, S. Michizono, Y. Yano and M. Yoshida, "Evaluation of the FPGA Board for Microwave Measurement and Control", Proceedings of the 4th Annual Meeting of Particle Accelerator Society of Japan and the 32nd Linear Accelerator Meeting in Japan (August 1-3, 2007, Wako, Japan).
- 12) T. Miura, Z. Geng, H. Katagiri, S. Fukuda, T. Matsumoto, S. Michizono and Y. Yano, "Fast Interlock System using an FPGA Board", Proceedings of the 4th Annual Meeting of Particle Accelerator Society of Japan and the 32nd Linear Accelerator Meeting in Japan (August 1–3, 2007, Wako, Japan).
- 13) Y. Yano, H. Katagiri, T. Matsumoto, T. Miura, S. Michizono and S. Fukuda, "Development of Arc Detector using Photomultiplier Tube", Proceedings of the 4th Annual Meeting of Particle Accelerator Society of Japan and the 32nd Linear Accelerator Meeting in Japan (August 1–3, 2007, Wako, Japan).
- 14) J. Branlard, B. Chase, S. Simrock and S. Michizono, "Survey of LLRF Development for the ILC" Proceedings of PAC07, Albuquerque, New Mexico, USA.
- 15) http://www.linearcollider.org/cms/?pid = 1000437