MARX 基板の最適化

Optimization of the Marx Circuit Board

鈴木 隆太郎*,^{A)}, 林 拓実^{A)}, 小笹 有輝^{A)}, 須貝 太一^{A)}, 江 偉華^{A)}, 徳地 明^{A),B)}, 澤村 陽^{B)}, 明本 光生^{C)}, 中島 啓光^{C)}

Ryutarou Suzuki^{*,A)}, Takumi Hayashi^{A)}, Yuki Kozasa^{A)}, Taichi Sugai^{A)}, Weihua Jiang^{A)}, Akira Tokuchi^{A),B)},

You Sawamura ^{B)}, Mitsuo Akemoto ^{C)}, Hiromitsu Nakajima ^{C)}

^{A)} Nagaoka University of Technology, ^{B)} Pulsed Power Japan Laboratory Ltd.

^{C)} High Energy Accelerator Research Organization (KEK)

Abstract

International Linear Collider(ILC) plans to construct a linear accelerator with high power, long pulse modulator. Power source of -120kV($\pm 0.5\%$), 140A, 1.7ms and 5pps with multi beam klystron for ILC is required. So the Chopper controlled Marx circuit pulsed power generator has been proposed and in this study, a stack of -1.6kV four Marx cells has been establish to demonstrate an output voltage of -6.4kV.

1. はじめに

現在、世界最大規模の加速器である ILC (International Linear Collider) 計画が、世界中の研究 者によって推進されている。ILC 計画は全長 31km、 レプトン型直線加速器であり、陽電子と電子を 500GeV で衝突させて実験を行う。ILC では、高周波 加速用に 10MW マルチビームクライストロンを使用 し、荷電粒子を加速させる。このマルチビームクライ ストロンは、主加速器用に 380 台が使用され、それ らを駆動するパルス電源も同数使用される。さらに、 ILC 自体が地下 100km のトンネルに建設される計画 であり、電源や機材の設置スペースが限られている。 そのため、パルス電源には高信頼性、小型化、軽量化、 低コスト化が求められる。要求される電源の仕様は、 -120kV (±0.5%), 140A, 1.7ms, 5pps, 立ち上がり 時間 100ns 以下[1]である。これは、一般的な高電圧パ ルスと比較して高精度で長パルスの電圧となる。 我々は、この仕様を満たすためマルクス回路を用い たパルス電源を提案している。

マルクス電源には、半導体スイッチングデバイス が用いられ、チョッパ回路とマルクス回路を組み合 わせ、PWM 制御と位相制御を用いて長パルス電源を 実現させる。チョッパ型マルクス電源の技術的課題 として、各素子の損失が挙げられる。近年、SiC素子 デバイスの研究が盛んにおこなわれており、本研究 では、スイッチング素子に SiC-FET を使用した場合 の効率改善について報告する。また、チョッパ回路に 用いている受動素子についても、シミュレーション による考察により、最適値を導出していく。

2. 回路構成

2.1 半導体マルクス回路 基本的なマルクス回路と充電、放電動作を図1に 示す。放電用スイッチングデバイス (SW_D) と充電用 スイッチングデバイス (SW_C)、ダイオード、コンデ ンサ (C) から構成される。(a) は充電時の経路を示 す。





(b) The discharge current path. Figure 1: Circuit of Marx generator.

それぞれの段のコンデンサが、入力電圧-Vin まで 並列に充電されていく。(b) に放電時の経路を示す。 各コンデンサには-Vin が充電されているので、入力 電圧の段数倍の出力電圧が負荷に印加される。

2.2 コンデンサバンク

コンデンサは、放電時間に連れて出力電圧が指数 関数的に減少しドループが発生する。長パルス電源 のドループは式(1)のように示すことができる。

$$\frac{\Delta V}{V} = \frac{\Delta Q}{V \cdot C_0} \tag{1}$$

Vは出力電圧、 ΔV は電圧の差動分、 ΔQ は放電した電荷、 C_0 はコンデンサの静電容量を示す。この式から電圧変動率を低減させようとするにはコンデン サ容量を大きくする必要があるが、この場合コンパクトな低コストのパルス電源の実現が難しくなってしまう。そこでコンデンサに貯まったエネルギーをWc,コンデンサから出力されるエネルギーをWp,ドループ率をDとすると図2のような関係が成り立つ。



Figure 2: Input/output energy and droop.

この図は、電圧がドループ率 D で減衰したとき、 放出されたエネルギーWp に対して、入力エネルギー がどれほど必要か比で示したグラフとなる。例えば、 ドループ率 0.5%である場合、入力エネルギーは出力 エネルギーに対して、100倍のエネルギーをためる必 要がある。そこで、本研究の目標である1%(±0.5%) を達成するためには、50倍のエネルギーを貯めるこ とができるコンデンサが必要となる。エネルギーと コンデンサ容量は比例するため、かなり大きなコン デンサが必要になることがわかる。しかし、図2を 見ると 20%以上では、さほどエネルギー比が変わっ ていないことがわかり、容量の変化があまり変わら なくなることが言える。そこで、本研究ではドループ を 20%に設計し、補償することとした。この発生す るドループを、チョッパ回路技術を用いて補償する ことで、コンパクトな長パルスを実現する。

2.2 降圧チョッパ回路

図3に降圧チョッパ回路の基本回路を示す。降圧チ ョッパ回路は、入力電圧より低い電圧を負荷に印加 することができる。スイッチ SW が ON している場 合、負荷には電源 Vin からコイル L を通して電流が 流れる。スイッチ SW が OFF している場合、ダイオ ード D を通して負荷に電流が流れる。この ON して いる時間と OFF している時間を調整することで、電 圧を調整することができ、この制御には PWM 制御 が多く用いられる。このチョッパ回路を先述のマル クス回路の各段に組み合わせることでドループを軽 減する。コンデンサ電圧の減衰に合わせて、チョッパ のスイッチング ON 時間を長くし、ドループを補償 する。



Figure 3: Schematic of chopper circuit.

2.3 チョッパ型マルクス電源



Figure 4: Schematic of chopper Marx generator.

我々が提案するチョッパ型マルクス電源の回路を 図4に示す。充電経路や放電経路は図1に示す半導 体マルクス回路と同様であり、放電時の出力電圧は、 チョッパ回路を PWM 制御することによって補償す る。しかし、数十 kHz でスイッチングすることによ り、リプルが発生してしまう。リプルによる電圧変動 を減少させるには、図4中のインダクタンスやコン デンサを大きくする方法があるが、その方法では基 板自体が大型化してしまう。そこで、チョッパ型マル クス基板では、各段の出力電圧の位相をずらすこと によりリプルを低減させる制御を行っている。図4の

放電スイッチ SW_Dのゲート信号に、PWM 周波数× 1/(マルクスセル段数分)の位相差を持たせることで、 それぞれの段での出力電圧は位相がずれ、それらを 足し合わせると図 5 のように各段でのリプルはキャ ンセルされ、リプルが低減する。この方法を用いるこ とで、LC が小さくても高精度のパルス電圧を得るこ とができる。

このチョッパ型マルクス回路の技術課題として、 高周波スイッチングによる半導体デバイス、インダ クタンス、コンデンサに対する損失が挙げられる。前 年度の試作機では、半導体デバイスには Si-IGBT を 用いていた。本研究では、近年パワーデバイスに盛ん に用いられている SiC-FET 素子を用いた場合の効率 改善について検討する。また、シミュレーションによ る相互干渉抑制用 RC フィルタについての最適化も リプル・効率の面から検討していく。



Figure 5: Image of ripple cancellation.

3. 試作基板による試験結果



Figure 6: Schematic of the Marx cell.

図 6 に試作したチョッパ型マルクス回路の回路図 を示す。設計では、1段あたり-2kVで充電し、出力電 圧-1.6kV, 1.7msのパルス電圧が出力される。このマ ルクスセルを 80 段重畳し、-120kV を達成する。初め に、前年度までスイッチング素子に使用していた IGBT での損失評価試験を行った。試験基板として、 マルクスセル1段を使用し、充電電圧を-1kV,負荷抵 抗 11.1 Ω, Duty 比 80%を条件に IGBT と SiC-FET の 比較を行った。使用する素子は Si-IGBT は Vce:2500V, Ic:75A の素子を使用し、SiC-FET は Vds:1200V, Id:40A の素子を使用した。図7にそれぞ れのデバイスの Vds, Id を示す。(a)の波形は Si-IGBT の Vce と Ic であり、OFF 状態でも電流が流れ続けて いることがわかる。(b)の波形は SiC-FET の Vds と Id であり、瞬時に遮断することができた。IGBT は図 7の波形からもわかるように、電流が瞬時に遮断でき ておらずその損失が 158.0mJ であった。一方、SiC- FET は高速なスイッチングにより損失が 7.4mJ であった。この結果から、スイッチング素子の損失を Si-IGBT から SiC-FET に変更することで、かなり軽減さ せることができた。続いて、シミュレーションを使用 して RC について検討していく。



Figure 7: Switching waveform.

4. 回路シミュレーションによる検証

4.1 フィルタ RC 最適化

シミュレーションには Micro Cap を用いて、マルク スセル4段(1ユニット)の回路について行った。充 電電圧は-2kV,負荷抵抗は44.4Ω,インダクタンス は48µH(100mΩ),Duty比は80%一定,PWM 周波 数は50kHzの条件で、フィルタのRを可変させて、 出力電圧のリプル、効率について RC の最適値を検証 していった。

図8はシミュレーション結果を示している。(a)は 今回行ったシミュレーション回路である。(b)は、現 在の基板の仕様であるR=11.1Ω,C=1.3µFとした時 の出力波形であり、(c)はRCフィルタなし時の出力 波形である。相互干渉用のRCがない(c)の波形は、 リプルが大きくなり立ち上がり時に各段の干渉がみ られる。(d)は実機を用いたそれぞれのシミュレーシ ョンと同じ条件で行った実験結果である。比較的近 いリプルや立ち上がり時にみられる相互干渉が測定 できており、出力波形を再現できているといえる。

(e)は、効率・リプルと抵抗の関係についてまとめ たグラフである。リプルは抵抗を大きくしていくに つれて、増えていく傾向がみられる。この関係は時定 数からも明らかである。しかし、効率は、現在の抵抗 の仕様付近が、最も悪くなっていくことが確認でき る。これは、RLフィルタと負荷抵抗の関係から考え

Proceedings of the 12th Annual Meeting of Particle Accelerator Society of Japan August 5-7, 2015, Tsuruga, Japan

PASJ2015 WEP070



(a) Simulation circuit of Marx (1 unit).



(b) Waveform output with filter RC.



(c) Waveform output without filter RC.



(d) Experimental result of 1unit.





Figure 8: Simulation circuit and result.

られる。よって、効率とリプルはトレードオフの関係 が認められた。また、フィルタ RC を外した場合のリ プルは±3.3%, 効率は94.7%となった。損失を発生す る部分を減らすことができたので、効率を上げるこ とができたが、リプルが現在の設計値よりも発生し てしまった。しかし、これはマルクスセルを80 段重 畳し、位相制御することで軽減することができると 考えられる。そこで、マルクスセル 80 段における RC フィルタなしの場合のシミュレーションを行い、検 証を行う。



Figure 9: Waveform of Marx 80 cells.

図9はマルクスセル80段重畳した場合の波形を示 す。シミュレーション条件は図8の場合を同じであ る。効率は94.5%、リプルは±0.01%であり、十分仕 様を満たしている。したがって、フィルタRCは小さ くすることでリプルを十分満足し、高効率なパルス 電源を実現することができる。今後、試作品の予定と して安全性等の面からR=100Ω、C=0.13µFで設計し ていく。

4.2 最適動作周波数の検証

前節で、高精度でフラットな出力電圧を得ること ができたが、要求スペック±0.5%に対して、シミュレ ーションの結果は±0.01%となり、オーバースペック であるといえる。そこで、動作周波数を遅くし、リプ ルは大きくなってしまうものの、回路全体の効率向 上を狙う。



(a) Simulation result of 10 kHz.



(b) Simulation result of 25 kHz.

Figure 10: Simulation of variable frequency.

図 10 にシミュレーション結果を示す。マルクスセル 80 段で検証を行い、充電電圧は-2 k V,負荷抵抗は 857.1 Ω , インダクタンスは 48µH (100m Ω), Duty 比は 80%一定,フィルタ抵抗は 100 Ω , フィルタコン デンサは 0.13µF で、動作周波数を 10kHz, 25kHz, 50kHz とした時の検証を行った。(a)は 10kHz 時の出力波形である。動作周波数を遅くしてしまったので、立ち上がり時間も遅くなってしまったが、100ns 以下は達成している。ただし、フラットトップ付近に立ち上がりの鈍い箇所がみられる。図 11 は上記シミュレーションの結果をまとめたものである。もっとも悪いリプルでも±0.5%以下となるため、10kHz でも動作が可能であると考える。



Figure 11: Measurement result of frequency.

5. まとめ

本論文では、チョッパ型マルクス電源の提案とス イッチング素子の変更による損失の改善、回路シミ ュレーションによるフィルタ RC および動作周波数 の検討について記述している。試作基板による実験 では、Si-IGBT から SiC-FET の素子変更による損失が 7.6%から1.1%まで改善することができた。シミュレ ーションでは、マルクスセル4段(1ユニット)では、 フィルタ RC を外した場合、リプルは大きくなってし まったが、効率はかなり改善された。大きくなってし まったリプルは、マルクスセル80段を重ねることで、 ±0.01%まで減衰させることができた。さらなる効率 の改善を目指して、動作周波数を減少させた場合の 検証も行った。10kHz 時では、効率は 96.30%となり 損失の軽減を確認し、リプルも増加してしまったが、 十分仕様を満たしていた。ただし、立ち上がり時間は 遅くなってしまっている。今後は、今回のシミュレー ションや実験では Duty 比を一定で行ったため、PWM 制御を組み合わせドループの補償について検討して いく。さらには、周波数を遅くした場合の実機での実 験を行い、繰り返し周波数を上げた場合の評価を行 っていく。

参考文献

- ILC Technical Design Report Volume 3-Accelerator https://www.linearcollider.org/ILC/Publications/ Technical-Design-Report.
- [2] Y.Kozasa, et al., "ILC 用半導体マルクス電源",

Proceedings of Particle Accelerator Society of Japan August 9-11, 2014, Aomori, Japan. PASJ2014-SAP055.