特集 広がる加速器の利用 中性子

加速器中性子源の利用

半導体の耐性試験

- 加速器によるシングルイベント耐性の実測評価-

小林 和淑*

Endurance Measurement of Semiconductor Chips -Beam Test by Particle Accelerator for Single Event Effects -

Kazutoshi KOBAYASHI*

Abstract

Our daily life highly depends on semiconductor devices such as smart phones. They are also used for social facilities and automotive which must have higher reliability. The soft error has been recognized for these four decades, which is the phenomenon that contents of semiconductor storage elements are flipped by neutron or alpha particles. Since it rarely occurs on the terrestrial region, acceleration tests are mandatory to evaluate radiation hardness. This paper first introduces the single event effects on semiconductor chips. Then soft-error mitigation techniques are explained on process, device and circuit levels. We finally explain how to measure radiation hardness by particle accelerators and conclude this paper.

1. はじめに

半導体集積回路(Large Scale Integrated circuit, LSI)は1958年にJack Kilbyが発明して 以来,Mooreの法則に従って3年4倍ともいわ れる速度で,微細化による集積度の向上を果たし, 最新のLSIは、14 nmというシリコン原子100 個を切るサイズまで微細化している.LSI上のト ランジスタは、それまで使われていた真空管と比 べ信頼性は非常に高いが、その信頼性を脅かす要 因として、経年劣化(摩耗故障)、一時故障が主 に挙げられる。一時故障の一つの中性子、 α 粒子 によるシングルイベント効果(Single Event Effect, SEE)はその確率は低いものの、車や航空 機などの信頼性を重視する機器では安全性を脅か す要因となる。

α粒子は,²⁴¹Am などの線源を用いることで比 較的簡便に照射試験を実施することができる.一 方,中性子照射にはサイクロトロンやライナック などの加速器による試験が必要であり、そのコス トは大きい.

本稿では、2章で SEE の歴史、メカニズムを 述べる.3章で SEE を防ぐためのプロセス・デ バイス・回路の各レベルの対策を説明する.4章 で中性子を用いた照射試験の方法を述べ、最後に まとめる.

2. ソフトエラー

本章ではソフトエラーの歴史と発生要因につい て述べる.

2.1 SEE の分類とその歴史

放射線による SEE は主に下記に分類される. SEU (Single Event Upset) 放射線によりメモ リやフリップフロップ (FF) などの記憶素子の 記憶内容が反転する.

SEL(Single Event Latchup) 放射線により LSI に寄生するサイリスタが ON 状態となり,大電流が流れ,動作不良を起こす.

^{*} 京都工芸繊維大学工芸科学研究科電子システム工学専攻 Kyoto Institute of Technology (E-mail: kazutoshi.kobayashi@kit.ac.jp)

SEB(Single Event Burnout) 主に大電流を流 すパワー素子で発生し、大電流により素子そのも のが破壊される.

このうち SEU を一般的にソフトエラーと呼ぶ. これは図1に示す通り,何らかの放射線が集積回 路中のトランジスタ付近に突入し,電子正孔対を 発生させることにより起こる現象である. SRAM (Static Random Access Memory) や,FF など の記憶素子内で発生すると,記憶値の反転 (SEU) が起こる. 記憶素子以外で発生しても,電子正孔 対によって生じる SET (Single Event Transient) パルスが記憶素子に取り込まれると記憶値の反転 が生じる.

半導体における放射線による SEE が最初に発 見されたのは,現在でもコンピュータのメインメ モリとして広く使われている DRAM (Dynamic Random Access Memory)の故障の調査結果か らである. これは,LSI を包むパッケージに含ま れる微量の放射性同位体が α 崩壊することにより 放出される α 線 (He の原子核)によるものであ る. α 粒子により DRAM の記憶内容を反転させ るいわゆるソフトエラーが発生する.

SEE による不具合の具体的な事例として,Sun Microsystems 社のワークステーション(WS)に 使用された IBM 社製の SRAM が挙げられる.こ の SRAM は偶然,ソフトエラーに脆弱で,Sun Microsystems 社の当時の CEO は,「IBM の SRAM は金輪際使用しない」とまで言い切った¹⁾. それ以外にも,Airbus 社の飛行機の操縦系統の 不具合による事故²⁾ などが挙げられる.記憶に 新しい TOYOTA 社の Prius の暴走事故も SEU がその要因として疑われているが真相は不明であ る.

日常に起こる電子機器の不具合のどの程度が SEE,特にSEUによるものなのかを示す興味深



いデータがある. 文献 3) では, ソフトエラーに 弱い SRAM を DRAM に置き換えた場合の電子 機器の故障率が約 1/10 に下がることを実測によ り示している. この結果から, 日常の電子機器の 不具合の 90%は SEE によるものであると言える.

安全に直結する自動車,航空機,医療機器は, 一時故障が事故に直結するためにソフトエラー対 策は必須である.自動車用のLSIでは,ISO 26262により**表1**に示す安全基準レベル(ASIL) により必要なエラー率が,FIT 率として定められ ている.FIT(Failure in Time)とは10⁹時間に 発生するエラー数を表し,ソフトエラー率(Soft Error Rate, SER)を表す単位として用いられて いる.IECではTC 107で航空機の安全性, JEDECではJESD 89としてソフトエラーの定義 や評価方法など標準化作業が定義されている.現 在その改訂作業が順次行われており,筆者もその 議論に参加している.

理研や IBM 社などのスーパーコンピュータは 数万個もの多数のプロセッサから構成されてい る.通常のコンピュータでは問題にならないエ ラー発生率でも,瞬時に動作不良となってしまう ため,何らかのソフトエラー対策を施した LSI^{4,5)} が使用されている.

2.2 ソフトエラーの要因

ソフトエラーは放射線によって引き起こされる. 地上ではソフトエラーを引き起こす放射線は 主に図1に示す次の3種類である⁶⁻⁸⁾.

高エネルギー中性子 高エネルギー中性子は宇宙 に存在する高エネルギーのイオンが大気圏に入 り,酸素や窒素などの原子核と反応することで発 生する. Si 基板の Si 原子と衝突してプロトン, α 粒子, Al や Mg の荷電粒子が生じる. 中性子 のエネルギーが 1 MeV 以上のものを高エネル ギー中性子と呼ぶ. 地上ではおおよそ 1 時間に 1 cm² あたり, 10 個程度の中性子が降り注いで いる.

表1 ISO 26262 の安全性定義

安全性	FIT 値	用途
ASIL-A	<1000	運転補助(リアカメラなど)
ASIL-B,C	<100	運転補助(自動ブレーキ、ダッ
		シュボードディスプレイなど)
ASIL-D	<1	自動運転

熱中性子 層間絶縁膜として使われている BPSG (borophosphosilicate glass) 膜のボロンの同位 体¹⁰Bと衝突し, α粒子とLiが生じる. 熱中性 子のエネルギーは1eV以下と,高エネルギー中 性子と比べて小さいが、BPSG 膜が使われていた 頃はソフトエラーの要因の約75%を占めていた. しかし CMP (Chemical Mechanical Deposition, 薬液と研磨剤による平坦化)に移行した後は, BPSG を使用しなくなったため、エラー率は約 1/100 に激減した.

α粒子 LSI やパッケージの材料に含まれる放射 性不純物がα崩壊することによってα粒子が生じ る. α粒子がドレインに突入すると、通過領域に 電子正孔対が生成される。中性子と異なり、通過 するだけで電子正孔対が生じる.かつては大きな 問題であったが、パッケージやはんだなどに放射 性不純物の少ない低α材が使われ,沈静化した. しかし、微細化に伴い、低α材でも問題となって きたため、さらに放射性不純物の少ない材料も使 われ始めているが、コスト高となる.

荷電粒子により誘起された電荷は、空乏層によ る電界によって引き寄せられドリフト電流とな る. その後, 拡散による電流や, 発生した電荷に よって電界が生じファネリングによる電流も流れ る.

2.3 SER の見積もり

SER を N_{SER} とすると次式で表される⁹⁻¹¹⁾.

$$N_{\rm SER} = F \cdot CS = F \cdot A \cdot K \cdot \exp\left(-\frac{Q_{\rm crit}}{Q_{\rm s}}\right) \quad (1)$$

Fは中性子量 (Neutron Flux), Kは合わせ込み のための比例定数で、 2.2×10^{-5} である。*CS* は Cross Section (衝突断面積) であり、1 粒子によ り発生する単位時間あたりのソフトエラー数に等 1.12.

ソフトエラーは、トランジスタのドレイン付近 に粒子が突入することで発生する.従ってAは, ソフトエラーを起こす可能性のあるノードに接続 された MOS トランジスタのドレイン面積の和と なる. Q_{crit} は臨界電荷量 (critical charge) と呼 ばれ、保持データを反転させるのに必要な電荷量 である. Q。は電荷収集効率 (charge collection efficiency) と呼ばれ、プロセスによって決まる

量であり、微細化により減少していくと予想され ている11)

式(1)は経験式であるが、実測値と合わせ込 みを行うことで簡単な SER の見積もりに利用す ることができる.

3. ソフトエラー対策

本章では、ソフトエラーを防ぐためのプロセス、 回路,システム各レベルの対策を述べる.

3.1 プロセスレベルの対策

SOI (Silicon On Insulator) は、プロセスレベ ルの対策として最も有効である。SOIでは図2. 3に示す通り、基板で発生した電子正孔対が BOX (Buried-OXide, 埋め込み酸化膜) に遮ら れドレインに到達しない. さらに寄生サイリスタ が形成されないため SEL も発生しない. SOI は 基板配線間の寄生容量を低減することによる低電 力化を志向して開発されたが、微細化による短 チャネル効果の抑制を目的に微細な平坦プロセス でも積極的に用いられている.我々は、28 nm UTBB, 65 nm SOTB プロセスを用いて耐ソフト エラー FF の試作を行い, そのソフトエラー耐性 の評価を行っている^{12,13)}. ビットあたりの SER



図2 バルクプロセスのソフトエラー発生機構



図3 SOIのソフトエラー発生機構

-247 ----

は,65 nm において SOI はバルクの 1/10 から 1/100,28 nm SOI は65 nm SOI の約 1/20 となっ た.SOI では微細化に伴い電子正孔対の発生する 有感領域が小さくなるためソフトエラーに強靭に なる.トランジスタ同士が BOX 層により絶縁さ れており,複数のトランジスタに荷電粒子の影響 が及ぶ可能性が低い.文献 13)では,トランジ スタを直列接続することによる耐ソフトエラー FF を提案している.この対策は宇宙用途にも用 いられている¹⁴.

3.2 回路レベルの対策

ソフトエラー対策としては、多重化が主に用い られる. 図4は三重化冗長(Triple Modular Redundancy, TMR) FF と呼ばれる回路構造である. 3つの FF のうち一つが反転しても、多数決回路に より正しい記憶値が出力される.メモリでは、 ECC (Error Correction Code)が用いられる.メ モリに冗長ビットを付加し、エラーを検出し訂正 する. 一般的に用いられているのは SECDED (Single-bit Error Correction Double-bit Error Detection)であり、1 ビットのエラーを訂正し、 2 ビットのエラーを検出できる. 図5は、我々が 開発した多重化 FF の BCDMR FF である. Intel 社と Stanford 大学により提案された BISER FF はクロック周波数が高いとエラー率が高くなり、



🛛 4 TMR FF



ばらつきにも弱い. この欠点を克服した FF であ る. 我々はこの FF を 65 nm から 16 nm FinFET まで試作と評価を実施し,エラー耐性が高いこと を実証している¹⁵⁻¹⁷⁾. 現在,その宇宙応用を目 指して複数の企業と共同研究を開始している.

3.3 システムレベルの対策

自動車やスーパーコンピュータでは、回路レベルの多重化に加えて、システムレベルのエラー検出、訂正機構を備える。自動運転に関連する処理はリアルタイム性が重視されるため自動車ではデュアルロックステップによりエラーを訂正する。これは2つの処理をクロックサイクルをずらして行い、結果が異なる場合は再度実行する方式である。ルネサスエレクトロニクスではデュアルロックステップにより**表1**に示した ASIL-B に準拠した SoC を 16 nm FinFET プロセスを用いて開発している¹⁸.

FPGA(Field Programmable Gate Array)は プログラム可能なハードウェアであり、微細化に 伴う ASIC の初期コストの増大に伴い、少量多品 種の製品を中心にその利用が拡大している. SRAM にその回路データ(コンフィギュレーショ ンデータ)を格納する SRAM 型 FPGA が一般的 に用いられているが、SRAM はソフトエラーに 脆弱である. コンフィギュレーションデータの反 転による誤動作を防ぐために、定期的にデータを 読み出して再書き込みを行うスクラビングなどが ソフトエラー対策として用いられる. しかし、設 計や実装にコストがかかる.

SRAM ではなくアンチヒューズと呼ばれるソ フトエラーを起こさない不揮発素子をコンフィ ギュレーションデータの格納に用いる FPGA も あるが,書き込みが一度しか行えないため,開発 段階でのコストが高い. ReRAM (抵抗変化型メ モリ)の一つである原子スイッチは一定回数の書 き込みが可能な不揮発メモリである. NEC は原 子スイッチを用いて面積オーバヘッドが小さくソ フトエラーにも強い FPGA の研究開発を行って いる¹⁹⁾.

加速器による中性子起因ソフトエラー 耐性の実測評価

ここでは、中性子起因のソフトエラーを評価す るための加速器を用いた実測方法に言及し、加速 器を使わない他の評価方法についても述べる.

4.1 国内外の中性子照射施設

我々は,2009年より中性子による半導体のソ フトエラー耐性の実測評価を大阪大学核物理研究 センター(RCNP)で行っている.RCNPでは年 に2回程度,白色中性子(WN)ビームの実験期 間が設けられている.我々に加えて複数の企業が 実験を行っており,自動車用,スーパーコンピュー タ用の SoC²⁰⁾,フラッシュメモリ,DRAM,パワー デバイス²¹⁾などの中性子耐性試験を実施してい る.

WN ビームは図6に示すように地上の中性子 スペクトラムをほぼ再現し粒子数を増加させてい る. RCNP で得られる中性子束は地上に降り注 ぐ中性子強度の4×10⁸倍であり、地上での10 年を1秒に加速している。WNビーム実験が可 能な施設は RCNP の他には、米国のロスアラモ ス国立研究所の中性子科学センター LANSCE, カナダ TRIUMF,現在無期限閉鎖中のスウェー デンの ANITA など数えるほどしかない。米国で は、ルータ企業の Cisco 社がソフトエラー対策に 積極的であり, Vanderbilt 大学を起点にソフト エラーに強靭な FF の研究開発を行っており、エ ラー耐性試験に LANSCE の WN ビームを用いて いる. 微細化に伴いソフトエラーの影響が無視で きなくなってきたこともあり、ロシア、韓国、米 国などの企業が RCNP のビームの利用を検討し ている. WN ビームの他には、準単色中性子ビー ムを用いて地上での SER を測定する手法も提案 されており²²⁾,日本では東北大学などが準単色 ビームを提供している.



図6 地上と RCNP の WN ビームによる中性子エネル ギーの分布. WN ビームは地上の分布に規格化

4.2 WN ビームによる半導体の放射線耐性の 評価方法

RCNPでは、400 MeVの陽子ビームをタング ステンターゲットに照射し、30度方向に飛び出 してくる中性子を直径 10 cm 程度にコリメート して西実験室へ導くことにより、WN ビームを供 給している. 中性子は透過率が高く, 遮蔽するた め、実験室は3m以上のコンクリートで覆われ ている. 測定には、DUT(測定対象デバイス) に効率よく中性子を当てる必要があるが、同時に その測定系の中性子による誤動作を防がなければ ならない. 我々は、可搬型の LSI テスタを実験室 に持ち込んで測定を実施している. 図7,8に実 験のセットアップと実験の様子を示す. LSI テス タは ASIC およびソフトエラーに脆弱な SRAM, SRAM 型 FPGA が多数搭載されており、ビーム 射出口の前方に配置するとソフトエラーにより誤 動作を起こす.これを防ぐため、テスタから4m のケーブルを延ばし、専用の測定治具を射出口直 後に置いている. テスタは USB ケーブルにより PCと接続するが、PCを実験室内に置くとエラー が多発し測定に支障が生じるため、USB ケーブ ルをLAN ケーブルに変換し、PC は実験室の外 に配置している.

このような対策を施しても、テスタの誤動作や 測定結果の誤判定が起こる. ソフトエラーによる 誤動作は電源を一旦切れば回復する. ただし, 米 国製の測定機器は安全対策として緊急停止スイッ チを備えているものが多い. このため, AC 電源 を切って再度電源を投入してもテスタの電源は入 らない. 電源投入にはスイッチを物理的に押す必 要がある. テスタの再起動のためにはビームを止 め. 実験室に入室しなければならないが、これは **貴重なビームタイムの浪費だけではなく、ビーム** 停止による不具合にもつながる. このためマイコ ンボードとサーボモータを使った遠隔電源制御装 置を作成した. サーボモータ側を実験室に, マイ コンボード側を実験室外に置き, LAN ケーブル を制御線として利用する. 電源の ON/OFF はマ イコンボード上のプッシュスイッチを用いて行 う. LAN ケーブルはさらに、実験室内外を結ぶ インターフォンの通信路としても利用している.

我々は LSI テスタと延長ケーブルを用いて評価 しているが、海外でも同様の方法で測定を行って 小林 和淑



図7 中性子照射実験のセットアップ



図8 中性子照射実験の様子

いる²³⁾ ほか, FPGA を使って LSI を制御する方 法も取られている. いずれも, 測定系を中性子ビー ム射出口の直後には置けないため, 延長ケーブル を用いて測定を実施している.

SRAM や FF などのメモリ素子の SER を測定 する場合,下記の手順を繰り返す.初期化や読み 出し中にも中性子は DUT に照射されているため ソフトエラーは発生するが,通常5分としている 放置時間に比べると無視できるほど小さい.

1. メモリ内容を初期化する.

 一定時間放置する.クロックを与えるダイ ナミックテストと与えないスタティックテ ストの2種類がある.

3. メモリ内容を読み出す.

FF の SER の評価には, すべての FF を数珠つな ぎにする回路シフトレジスタ構造で行っている. ダイナミックテストの場合はクロックを与え続け るため, FF の反転値がクロックによりチップの 外に消えてしまう. これを防ぐために, 図9に示 すループ構造を用いている. 初期化および読み出 し時にはシフトレジスタ構造とし, 放置時には一 定数の FF をループ状に接続し, 反転値をループ 内に閉じ込める.

この測定手法により,3章で紹介したBCDMR FF が従来のBISER FF と比べて高いクロック周波 数でも高いエラー耐性を示すことを実証した¹⁶⁾.

4.3 他の SER 評価手法

地上での中性子による SEE を測定する方法と して,フィールド試験も用いられている. これは, 多数の DUT を並べ,宇宙から降り注ぐ中性子に より測定を行う方法である. 海抜の低い地上では エラー率が低いため,ハワイのマウナケア山で測 定をした例²⁴⁾も報告されている. フィールド試 験には長い時間を要し, SRAM などの揮発性メモ リを用いる場合には電源を常に供給しておく必要



図9 発生したエラーを閉じ込めるための構造. RADTEST=1 でシフトレジスタからループ状に接続が変わる

がある.しかし,WNビームを用いる方法と比べて,地上で実際に起きるSERの観測が可能でありその精度は高い.

一方,コストのかかる実測ではなくシミュレーションにより SER を求めようという研究も盛ん に行われている.シミュレーションにはデバイス シミュレーション (TCAD) や回路シミュレーショ ン (SPICE)を用いる.TCAD にデバイス構造を 与え,荷電粒子を突入させることによって発生す る電荷がトランジスタに及ぼす影響を評価するこ とができる.SPICE では,発生する電子正孔対 による電流を電流源に置き換えて評価する方 法²⁵⁾が一般的である.我々は,放射線挙動を模 擬できる PHITS²⁶⁾と,TCAD を組み合わせた SER 評価プラットフォームを構築し,正確かつ 高速に SER を評価することが可能であることを 示した²⁷⁾.

5. まとめ

本稿では、加速器を用いて生成した中性子の半 導体利用の一例として、シングルイベント効果 (SEE)の測定をまとめた.SEEの一種である SEU は中性子起因の電流パルスにより、メモリ の値が書き換わる現象である.地上での中性子数 は少なく、SEE はめったに発生しないため、加 速器により生成した中性子束により SEE の発生 量を著しく高めた状態で測定をすることが望まし い.加速器を用いれば地上で得られる中性子の4 ×10⁸倍のスピードで実験が可能であり、10年 で起こる現象を1秒に短縮可能である.

微細化に伴い1チップに搭載されるトランジス タの数は既に10億個を超えている.LSIの用途は, 日常の電子機器のみならず,社会インフラや自動 車にも大きく広がり,信頼性の低下は社会生活や 人命をも脅かす.我々は今後も中性子ビームによ る SEE 現象の実測評価により,一時故障に強靭 な信頼性の高い集積回路の実現を目指す.

謝 辞

中性子ビームの利用に関して,大阪大学 RCNP に感謝する. 測定に用いた LSI は,大規模集積シ ステム設計教育研究センターを通じ,シノプシス, 日本ケイデンス,メンターグラフィックス,ルネ サスエレクトロニクス,ST マイクロエレクトロ ニクスの協力で試作されたものである.本稿の執 筆にあたり,貴重なご意見を頂いた本学 熊代教 授,RCNP 福田教授,サムスン電子 上村氏,ソ シオネクスト 松山氏,HIREC 伊部氏に感謝す る.

参考文献

- 1) *ComputerWorld*, p. 12, Dec. 3, 2001.
- "In-flight upset, 154 km west of learmonth, WA, 7 October 2008, VH-QPA Airbus A330-303," *ATSB Transp. Safety Report - Aviation Occurrence Investig.*, no. AO-2008-070, pp. 1–313, Dec. 2011.
- 3) K. Shimbo, T. Toba, K. Nishii, E. Ibe, Y. Taniguchi, and Y. Yahagi, "Quantification & mitigation techniques of soft-error rates in routers validated in accelerated neutron irradiation test and field test," *SELSE*, 2011.
- J. Warnock, et. al., "22nm next-generation IBM system z microprocessor," in *ISSCC*, Feb. 2015, pp. 1–3.
- 5) R. Kan, T. Tanaka, G. Sugizaki, R. Nishiyama, S. Sakabayashi, Y. Koyanagi, R. Iwatsuki, K. Hayasaka, T. Uemura, G. Ito, Y. Ozeki, H. Adachi, K. Furuya, and T. Motokurumada, "A 10th generation 16-core sparc64 processor for mission-critical unix server," in *ISSCC*, 2013, pp. 60–61.
- 小林一, 臼木秀樹, 白石謙, 土屋博男, 元吉真, 義 家敏正, 石崎敏孝, 櫻井良憲, 永井泰樹, 高久圭二, "字宙線中性子による SRAM のソフトエ ラーー微細化に伴う MOSFET 共通の問題-," *Technical report of IEICE. ICD*, vol. 103, no. 2, pp. 57-62, 2003.
- 7) 長田健一, 北井直樹, 蒲原史朗, 河原尊之, "電荷

J. Particle Accelerator Society of Japan, Vol. 13, No. 4, 2016 69

収集と寄生バイポーラ効果を考慮した SRAM の中 性子ソフトエラー解析," *Technical report of IEICE*. *ICD*, vol. 105, no. 2, pp. 31–36, 2005.

- 8) "知っておきたいソフト・エラーの実態-歴史と評 価方法,対策まで,"日経エレクトロニクス, no. 903, pp. 145–155, 2005.
- P. Hazucha, C. Svensson, and S. Wender, "Cosmic-Ray Soft Error Rate Characterization of a Standard 0.6-μm CMOS Process," *IEEE Journal of Solid-State Circuits*, vol. 35, no. 10, pp. 1422–1429, 2000.
- P. Shivakumar, M. Kistler, S. Keckler, D. Burger, and L. Alvisi, "Modeling the effect of technology trends on the soft error rate of combinational logic," in *ICDSN*, 2002, pp. 389–398.
- 11) P. Hazucha and C. Svensson, "Impact of CMOS technology scaling on the atmospheric neutron soft error rate," *IEEE Trans. Nucl. Sci.*, vol. 47, no. 6, pp. 2586–2594, 2000.
- 12) M. Hifumi, E. Sonezaki, J. Furuta, and K. Kobayashi, "Radiation hardness evaluations of ffs on 28nm and 65nm thin BOX FD-SOI processes by heavy-ion irradiation," in *RASEDA*, Nov. 2015, pp. 93–96.
- 13) J. Furuta, J. Yamaguchi, and K. Kobayashi, "A radiation-hardened non-redundant flip-flop, stacked leveling critical charge flip-flop in a 65 nm thin BOX FD-SOI process," *IEEE Trans. Nucl. Sci.*, vol. 63, no. 4, pp. 2080–2086, Aug. 2016.
- 14) A. Makihara, T. Yamaguchi, Y. Tsuchiya, T. Arimitsu, H. Asai, Y. Iide, H. Shindou, S. Kuboyama, and S. Matsuda, "SEE in a 0.15 μm fully depleted CMOS/ SOI commercial process," *IEEE Trans. Nucl. Sci.*, vol. 51, no. 6, pp. 3621–3625, 2004.
- 15) J. Furuta, C. Hamanaka, K. Kobayashi, and H. Onodera, "A 65nm bistable cross-coupled dual modular redundancy flip-flop capable of protecting soft errors on the C-element," in VLSI Circuit Symp., June 2010, pp. 123–124.
- 16) C. Hamanaka, R. Yamamoto, J. Furuta, K. Kubota, K. Kobayashi, and H. Onodera, "Variation-tolerance of a 65-nm error-hardened dual-modular-redundancy flip-flop measured by shift-register-based monitor structures," *IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences*, vol. E94-A, no. 12, pp. 2669–2675, Dec. 2011.
- 17) R. Yamamoto, C. Hamanaka, J. Furuta, K. Kobayashi, and H. Onodera, "An area-effcient 65 nm radiationhard dual-modular flip-flop to avoid multiple cell

upsets," *IEEE Trans. Nucl. Sci.*, vol. 58, no. 6, pp. 3053–3059, Dec. 2011.

- 18) C. Takahashi, S. Shibahara, K. Fukuoka, J. Matsushima, Y. Kitaji, Y. Shimazaki, H. Hara, and T. Irita, "A 16nm FinFET heterogeneous nona-core SoC complying with ISO26262 ASIL-B: Achieving 10⁷ random hardware failures per hour reliability," in *ISSCC*, Jan. 2016, pp. 80–81.
- 19) M. Miyamura, S. Nakaya, M. Tada, T. Sakamoto, K. Okamoto, N. Banno, S. Ishida, K. Ito, H. Hada, N. Sakimura, T. Sugibayashi, and M. Motomura, "Programmable cell array using rewritable solid-electrolyte switch integrated in 90nm CMOS," in *ISSCC*, Feb. 2011, pp. 228–229.
- 20) T. Uemura, Y. Tosaka, H. Matsuyama, K. Shono, C. Uchibori, K. Takahisa, M. Fukuda, and K. Hatanaka, "SEILA: Soft error immune latch for mitigating multi-node-SEU and local-clock-SET," in *IRPS*, May 2010, pp. 218–223.
- 21) H. Asai, K. Sugimoto, I. Nashiyama, Y. Iide, K. Shiba, M. Matsuda, and Y. Miyazaki, "Terrestrial neutroninduced single-event burnout in SiC power diodes," *IEEE Trans. Nucl. Sci.*, vol. 59, no. 4, pp. 880–885, Aug. 2012.
- 22) N. Kanekawa, E. H. Ibe, T. Suga, and Y. Uematsu, Dependability in Electronic Systems: Mitigation of Hardware Failures, Soft Errors, and Electro-Magnetic Disturbances, Springer Science & Business Media, 2010.
- 23) https://www.cts-advantest.com/ja/stories/marvelser-evaluation.
- 24) Y. Tosaka, R. Takasu, T. Uemura, H. Ehara, H. Matsuyama, S. Satoh, A. Kawai, and M. Hayashi, "Simultaneous measurement of soft error rate of 90 nm CMOS SRAM and cosmic ray neutron spectra at the summit of mauna kea," in *IRPS*, May 2008, pp. 727–728.
- L. F. Kastensmidt, L. Carro, and R. Reis, *Fault-Tolerance Techniques for SRAM-Based FPGAs*, Springer, 2006.
- 26) http://phits.jaea.go.jp/index.html.
- 27) K. Zhang, S. Umehara, J. Yamaguchi, J. Furuta, and K. Kobayashi, "Analysis of soft error rates in 65- and 28-nm FD-SOI processes depending on BOX region thickness and body bias by Monte-Carlo based simulations," *IEEE Trans. Nucl. Sci.*, vol. 63, no. 4, pp. 2002–2009, Aug. 2016.